EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31127|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 197 198 199 200201202 203 204 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于vivado ...2	fengzhepianzhou 2014-9-6	1313330	xjtu_spring 2019-3-11 10:27
[求助] ZCU104开发板时钟	快乐小鱼 2019-3-10	12573	asic_service 2019-3-11 09:03
[求助] ic小白请教Clifford E. Cummings论文中异步fifo问题	追求前方 2019-3-9	11840	asic_service 2019-3-10 19:04
[求助] [ASIC设计]最近在做一款图像处理芯片	Epsilonsgr 2019-3-5	51990	shancjb 2019-3-10 11:35
[求助] SDF反标后仿问题	tanjunjiang 2019-3-8	43194	tanjunjiang 2019-3-8 15:14
[求助] 关于复位信号的处理	xiaocui0725 2019-3-4	83771	asic_service 2019-3-8 11:17
[求助] 如何检测一组信号的某一个发生变化	虾兵 2019-3-4	62241	gaurson 2019-3-7 15:36
[求助] 数字前端吃文件仿真综合	IC新手 2019-3-6	22128	IC新手 2019-3-7 09:21
[求助] spyglass做cdc时加约束的问题	hxy110 2019-3-6	02660	hxy110 2019-3-6 18:47
[求助] nlint报错的问题	hxy110 2019-3-4	43284	senasdf 2019-3-5 17:27
[求助] 求助关于DDR3配置的问题	kikazzx 2019-3-5	01667	kikazzx 2019-3-5 09:58
[讨论] nlint报错的问题	hxy110 2019-3-4	22051	hxy110 2019-3-5 09:36
[转贴] FPGA搭上5G顺风车技术和成本仍是两道关	suisuisi 2019-3-4	02622	suisuisi 2019-3-4 14:03
[求助] verilog中的define的字符串内容具有语法作用吗	lolina 2019-2-22	32526	虾兵 2019-3-4 11:34
[求助] 请问如何用verilog实现一个迭代方程呀? ...2	kinglihongyu 2019-2-28	104866	虾兵 2019-3-4 11:31
[资料] 基于以太网的CMOS传感器图像监测系统	张毓堃 2019-2-28	11933	supericeman999 2019-3-4 09:28
[求助] 一个关于 vlsi数字信号处理系统：设计与实现书中的问题	空白MAX 2019-3-2	11791	adan313 2019-3-3 12:18
[招聘] 【杭州+人工智能领域】-AI加速器方向 ...2	LinyLin 2018-12-20	113803	LinyLin 2019-3-1 18:33
[求助] 请教个LVDS的问题	djqlyy2922 2019-2-27	11781	shiyinjita 2019-3-1 16:17
[求助] verilog问题	神话胡阿尤 2019-2-26	21871	神话胡阿尤 2019-2-28 22:38
[求助] 使用FPGA操作nand flash rb信号一直不拉底，为什么？？？ - [悬赏 200 信元资产]	yuanhong96 2016-8-4	66590	dh456012 2019-2-28 12:30
[求助] 关于Pulse Width violation该如何解决呢？	IC.Michael 2018-12-20	78617	IC.Michael 2019-2-28 09:34
[调查] AVALON BUS RTL AND SPECIFICATION	tiennguyen 2019-2-20	22653	cintasayang 2019-2-27 22:14
[求助] ram和cache有什么区别啊？？？ ...2	yic2000 2013-4-10	1617822	baihushan 2019-2-27 16:25
[求助] ise RAM IP 问题请教	iamsocute 2019-2-26	72563	gaurson 2019-2-27 16:23
[资料] SignalTap II逻辑分析仪的使用	张毓堃 2019-2-27	01733	张毓堃 2019-2-27 13:58
[招聘] 5000元现金找做通信/光通信方向仿真的同学,,,不坐班,,现金报酬	chenwen3678 2019-2-27	01698	chenwen3678 2019-2-27 11:34
[求助] 求《数字IC设计：方法技巧与实践》唐杉著的电子版一份	孑阿杰 2019-2-26	22663	sscott 2019-2-27 11:32
[求助] 如何在IC617安装和使用Verilog-XL？	chaodaojisuan 2019-2-26	11473	chaodaojisuan 2019-2-26 15:07
求助：FPGA读写外部ram ...2	yueee 2007-5-12	1414135	yifenglee97 2019-2-26 15:03
[资料] 新手使用synplify_premier2013.03+ise14.7粗问题了	qiu090909 2019-1-16	43457	qiu090909 2019-2-26 10:46
[原创] 帖子咋回复哦，没找到	daiqilin 2019-2-26	11700	wjyuu 2019-2-26 10:24
[求助] timequest问题	senasdf 2019-2-21	21701	senasdf 2019-2-25 14:07
[求助] 请问有谁用过actel公司的libero软件的ram IP核	chang75161 2018-8-6	24455	Cuppi 2019-2-25 10:05
[求助] systemverilog中的coverage在modelsim中如何报告出来	wangjun403 2019-2-23	02345	wangjun403 2019-2-23 22:16

1 ... 197 198 199 200201202 203 204 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31127|排名: 8

快速发帖

站长推荐 /1