你们都是怎么学时序分析约束的啊

呱呱年

如题，我真的看公式看到麻木了，不知道怎么对应上来，也不太清楚一个工程应该怎么添加约束（是全部约束一起上吗？），而且约束的TCL命令让我也有点头大，各位大佬是怎么学STA的，能否大体指个学习方式（比如用一个实际的工程不断约束，是否有这样的入门工程）。不吝赐教，感激不尽。

呱呱年

如果全部约束一起上，那我哪些需要进行时序例外，异步之类的input么？感觉好像挺吃经验的

IC.Michael

第一次跑工程的的时候，只要下好核心约束就好了，比如create_clock，生成时钟，时钟分组等等就可以了。跑完之后看时序报告，约束端口io delay，时序例外（false path、multicycle等等），或者针对性的对难收的时序做一些opt。推荐看下《vivado 使用误区和进阶》。

asic_service

给你个数字设计前端课程。12年工程师(Verisilicon Senior Staff Engineer)专业讲解。
第10课：STA基础。https://ke.qq.com/course/390121?tuin=64ce5e2a
后面有第11课：DC综合实例。
前面有2节免费课。

时间也是有成本的。