在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5184|回复: 8

FPGA DDR Controller专题

[复制链接]
发表于 2004-4-28 16:41:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
DDR 控制器讨论
发表于 2004-4-28 16:45:08 | 显示全部楼层

FPGA DDR Controller专题

使用PLL吗
发表于 2004-5-11 16:37:15 | 显示全部楼层

FPGA DDR Controller专题

可以看Xilinx 或ALTERA 的参考设计
发表于 2004-5-12 08:54:47 | 显示全部楼层

FPGA DDR Controller专题

EDK里有现成的
发表于 2005-6-24 15:42:39 | 显示全部楼层

FPGA DDR Controller专题

需要使用pll。
我是初学者,不是很懂。
大家能不能说得稍微详细点?
发表于 2005-11-16 16:23:08 | 显示全部楼层

FPGA DDR Controller专题

顶一下哈,哪个有什么建议?
大家多讨论嘛,xilinx的参考设计我看了。我觉得主要是在状态机的设计和一些信号的控制。但是让我来重新设计的话,就一筹莫展。
发表于 2008-12-25 21:56:20 | 显示全部楼层
ding  xuexi
发表于 2009-1-1 15:40:10 | 显示全部楼层
quartus里面有专用的核,自己多多理解就可以很容易的学习了
发表于 2019-3-27 14:49:56 | 显示全部楼层
去opencores下载一个ip看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 02:10 , Processed in 0.026736 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表