在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[招聘] 咨询个FPGA控制USB传输的低级问题 djqlyy2922 2019-3-8 31768 watertree 2019-3-12 14:09
[求助] 求XILINX FPGA书籍推荐!! gxy670166755 2019-3-11 11990 yypeng 2019-3-11 23:25
[原创] 国内高速ADC和DAC  ...2 qdk12 2015-12-21 148268 星辰0000 2019-3-11 16:20
[求助] Vivado 的Serial問題 venftem 2019-3-10 11423 asic_service 2019-3-11 13:01
[求助] 关于vivado  ...2 fengzhepianzhou 2014-9-6 1313059 xjtu_spring 2019-3-11 10:27
[求助] ZCU104开发板时钟 快乐小鱼 2019-3-10 12499 asic_service 2019-3-11 09:03
[求助] ic小白请教Clifford E. Cummings论文中异步fifo问题 追求前方 2019-3-9 11801 asic_service 2019-3-10 19:04
[求助] [ASIC设计]最近在做一款图像处理芯片 Epsilonsgr 2019-3-5 51934 shancjb 2019-3-10 11:35
[求助] SDF反标后仿问题 tanjunjiang 2019-3-8 43126 tanjunjiang 2019-3-8 15:14
[求助] 关于复位信号的处理 attach_img xiaocui0725 2019-3-4 83658 asic_service 2019-3-8 11:17
[求助] 如何检测一组信号的某一个发生变化 虾兵 2019-3-4 62134 gaurson 2019-3-7 15:36
[求助] 数字前端 吃文件仿真综合 attach_img IC新手 2019-3-6 22070 IC新手 2019-3-7 09:21
[求助] spyglass做cdc时加约束的问题 hxy110 2019-3-6 02602 hxy110 2019-3-6 18:47
[求助] nlint报错的问题 hxy110 2019-3-4 43197 senasdf 2019-3-5 17:27
[求助] 求助关于DDR3配置的问题 kikazzx 2019-3-5 01607 kikazzx 2019-3-5 09:58
[讨论] nlint报错的问题 hxy110 2019-3-4 21986 hxy110 2019-3-5 09:36
[转贴] FPGA搭上5G顺风车 技术和成本仍是两道关 attach_img suisuisi 2019-3-4 02529 suisuisi 2019-3-4 14:03
[求助] verilog中的define的字符串内容具有语法作用吗 lolina 2019-2-22 32485 虾兵 2019-3-4 11:34
[求助] 请问如何用verilog实现一个迭代方程呀?  ...2 kinglihongyu 2019-2-28 104715 虾兵 2019-3-4 11:31
[资料] 基于以太网的CMOS传感器图像监测系统 attachment 张毓堃 2019-2-28 11873 supericeman999 2019-3-4 09:28
[求助] 一个关于 vlsi数字信号处理系统:设计与实现 书中的问题 attach_img 空白MAX 2019-3-2 11780 adan313 2019-3-3 12:18
[招聘] 【杭州+人工智能领域】-AI加速器方向  ...2 LinyLin 2018-12-20 113706 LinyLin 2019-3-1 18:33
[求助] 请教个LVDS的问题 djqlyy2922 2019-2-27 11724 shiyinjita 2019-3-1 16:17
[求助] verilog问题 神话胡阿尤 2019-2-26 21828 神话胡阿尤 2019-2-28 22:38
悬赏 [求助] 使用FPGA操作nand flash rb信号一直不拉底,为什么??? - [悬赏 200 信元资产] yuanhong96 2016-8-4 66479 dh456012 2019-2-28 12:30
[求助] 关于Pulse Width violation该如何解决呢? IC.Michael 2018-12-20 78458 IC.Michael 2019-2-28 09:34
[调查] AVALON BUS RTL AND SPECIFICATION tiennguyen 2019-2-20 22562 cintasayang 2019-2-27 22:14
[求助] ram和cache有什么区别啊??? attachment  ...2 yic2000 2013-4-10 1617656 baihushan 2019-2-27 16:25
[求助] ise RAM IP 问题请教 iamsocute 2019-2-26 72500 gaurson 2019-2-27 16:23
[资料] SignalTap II逻辑分析仪的使用 attachment 张毓堃 2019-2-27 01663 张毓堃 2019-2-27 13:58
[招聘] 5000元现金找做通信/光通信方向仿真的同学,,,不坐班,,现金报酬 chenwen3678 2019-2-27 01677 chenwen3678 2019-2-27 11:34
[求助] 求《数字IC设计:方法技巧与实践》唐杉 著的电子版一份 孑阿杰 2019-2-26 22604 sscott 2019-2-27 11:32
[求助] 如何在IC617安装和使用Verilog-XL? chaodaojisuan 2019-2-26 11460 chaodaojisuan 2019-2-26 15:07
求助:FPGA读写外部ram  ...2 yueee 2007-5-12 1414019 yifenglee97 2019-2-26 15:03
[资料] 新手使用synplify_premier2013.03+ise14.7粗问题了 attach_img qiu090909 2019-1-16 43409 qiu090909 2019-2-26 10:46
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-14 18:56 , Processed in 0.028919 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块