EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 25 |主题: 31127|排名: 17

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 195 196 197 198199200 201 202 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] Linux OS下FPGA的图像加速-2	nickhu 2019-4-2	01817	nickhu 2019-4-2 22:32
[原创] Linux OS下FPGA的图像加速-1	nickhu 2019-4-2	01675	nickhu 2019-4-2 22:27
[求助] PCIe在RC模式下的工作机制 ...2	我们的事业 2016-11-18	185429	forkkk 2019-4-2 15:04
[求助] 求ssffxl模块的真值表	小white 2019-4-2	01260	小white 2019-4-2 11:04
[讨论] Vivado 2016.2调用modelsim仿真的话，对modelsim版本有没有什么要求？	John8023 2016-12-8	54441	景三 2019-4-1 19:03
[讨论] 你们都是怎么学时序分析约束的啊	呱呱年 2019-3-29	31705	asic_service 2019-4-1 11:40
[讨论] 关于用C语言进行芯片验证的一些疑问	西门电工 2019-3-19	33290	tiennguyen 2019-3-30 22:48
我们讨论一下I2C的实际应用吧。 ...2 3 4	一声叹息 2003-10-27	3111268	sutaotao2001 2019-3-30 03:49
[求助] 求助一个时序约束问题	呱呱年 2019-3-29	31415	呱呱年 2019-3-29 23:19
[求助] 虚拟时钟设置	呱呱年 2019-3-29	62922	呱呱年 2019-3-29 23:15
[求助] 关于DC综合的一些疑问，请求给与帮助，不胜感激；	西门电工 2019-1-7	63200	wofanqiang 2019-3-29 23:08
[求助] fast output reg会导致slack更严重吗	呱呱年 2019-3-29	21459	呱呱年 2019-3-29 18:54
[求助] 请教一些关于verilog testbench的文件操作	coldcoolfish 2013-8-6	97934	ygpygp1234 2019-3-29 09:24
Synplify Pro的使用 ...2	yybinliu 2003-11-12	1710664	JingKe 2019-3-28 20:55
[求助] ZYNQ PS端控制DDR读写	3008202060 2016-3-21	12576	jlf521 2019-3-28 20:40
[求助] 时序约束出现问题 ...2	3008202060 2014-7-30	139867	呱呱年 2019-3-28 17:32
[求助] 关于静态泄露泄漏电流的问题	keebope 2019-3-28	11887	asic_service 2019-3-28 12:45
[求助] cyclone V ALTPLL的问题	wac123 2019-3-27	21852	wac123 2019-3-28 11:07
[讨论] TI的这两种74194移存器结构的区别在哪	745560674 2019-3-26	41816	745560674 2019-3-28 09:46
求教二进制数如何转换成CSD数？ ...2 3	lulibing_haiyan 2009-3-19	2017431	wll_123_hi 2019-3-28 09:36
[资料] 在 FPGA 中实施无线 MIMO 球形检测器精华1	691564736 2013-5-25	23018	nico0811 2019-3-27 21:47
[求助] block ram综合	谁枫而飘 2019-3-26	21679	谁枫而飘 2019-3-27 19:09
[原创] 明德扬FPGA模板系列教程-D触发器、波形、代码	xuehua_12 2019-1-17	42713	superd 2019-3-27 17:55
[求助] 在顶层文件中使用宏开关的疑问	daneast 2016-9-27	23303	YYFFLLMMNN 2019-3-27 15:44
FPGA DDR Controller专题	willing 2004-4-28	85502	zhanweisu33 2019-3-27 14:49
[求助] 以下模块为什么不能被综合后或者和预想的不一致	啵啵 2019-3-21	92710	chindis 2019-3-27 09:54
[求助] 一个关于编码器综合的问题	fengxu960721 2019-3-27	01605	fengxu960721 2019-3-27 09:25
[资料] Synopsys design compiler required	Prasath 2019-3-27	01615	Prasath 2019-3-27 02:46
[求助] 5G方向求助	哈哈1234 2019-3-26	01740	哈哈1234 2019-3-26 18:50
[求助] 疑问一个基础计数器的时序仿真	呱呱年 2019-3-23	81631	呱呱年 2019-3-26 16:55
[求助] 一个简易计数器问题	呱呱年 2019-3-24	51804	呱呱年 2019-3-26 11:56
[招聘] shangahi jisha	17150875305 2019-3-26	01618	17150875305 2019-3-26 11:20
[招聘] 深圳AI加速芯片设计公司招聘	17150875305 2019-3-26	01741	17150875305 2019-3-26 11:10
[招聘] 深圳急招模拟ADC岗位	17150875305 2019-3-26	01449	17150875305 2019-3-26 10:59
[求助] 请问设计中同时用到了上下边沿的，怎么约束时序？	fkl523 2016-7-12	44320	xiaojia102003 2019-3-26 10:28

1 ... 195 196 197 198199200 201 202 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 25 |主题: 31127|排名: 17

快速发帖

站长推荐 /1