数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31229|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 195 196 197 198199200 201 202 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 在使用Vavido生成DDR3的核时报错，请各位大佬进来看看！！！	kikazzx 2019-5-22	01962	kikazzx 2019-5-22 15:44
[求助] 大神们，假如没有一个电压对应的lib/db，DC或者PT有没有办法尝试分析一下	wownga 2019-5-22	02035	wownga 2019-5-22 09:57
[原创] Verilog中while的用法 ...2	aliceblue123 2010-12-18	1712459	zsy5460 2019-5-21 23:19
[求助] vivado综合报错没有连接管脚，在线等	fuxiaolicaicai 2019-5-21	13268	IC.Michael 2019-5-21 20:30
[原创] synopsys syn.2013.12-SP5-9_amd64 & common etc	guruzoa_naver 2015-7-10	23197	krxiaoyu 2019-5-21 11:13
[求助] 关于task调用问题	lyz5432 2012-9-30	88264	zsy5460 2019-5-21 10:52
[求助] 有一个2MHZ和100MHZ的混合信号，FIR是怎样实现过滤掉一个频率的信号的，能用公式表示出...	scofieldswq 2019-5-21	01749	scofieldswq 2019-5-21 10:32
[求助] 求助可综合的异步复位计数器Verilog设计 ...2	lwhlwh612 2019-5-17	154577	michxia 2019-5-21 09:35
[求助] FIR是怎样实现滤波的	谁枫而飘 2019-5-15	51923	masaka_xlw 2019-5-21 00:16
[原创] 请教verilog做asic设计，如何取余数 ...2	atlandis 2012-8-1	1018004	zsy5460 2019-5-20 14:11
[求助] 异步电路可以进行STA静态时序分析吗？	Tsuh2017 2019-5-13	711727	SimonZhamg 2019-5-19 21:10
[原创] 求助：DSP48E1问题	1252005989 2016-10-16	74129	厚娇07 2019-5-19 14:29
[原创] Verilog程序编译时出现的，求修改/ ...2 3	甲壳虫 2016-3-8	2013519	allen.comm 2019-5-19 13:19
[求助] 基于FPGA的双目高清视频图像采集与压缩存储 ...2	liu666666 2016-11-10	135670	fantasyy 2019-5-19 10:13
[求助] DDR3仿真中因不定态产生的问题，求助	fuxiaolicaicai 2019-5-17	21698	gaurson 2019-5-18 21:50
[求助] 全定制数字IC有前途么 ...2	UVM搬砖达人 2012-7-5	157620	转-轮-王 2019-5-18 20:39
[求助] 自主设计开发板FPGA芯片采购	lolina 2019-5-18	01732	lolina 2019-5-18 09:13
[求助] IBUFDS的输入数据为什么不能再驱动别的模块	18842568746 2019-5-17	11888	asic_service 2019-5-17 20:57
[求助] vcs安装后第一次使用依然爆出license的问题	koala1123 2013-7-28	37151	tom0626 2019-5-17 19:52
[原创] “10010”序列检测器的状态是7个还是5个？精华3 ...2 3 4 5 6..10	KevinIC 2011-6-1	9475964	cykablyat 2019-5-17 15:41
[求助] VCS中调用tcl脚本的问题	荆棘鸟OO 2019-5-17	22366	荆棘鸟OO 2019-5-17 15:02
[解决] Quartus16.0 prime 工具下载及破解	huzhao87 2017-4-21	13632	robber666 2019-5-17 14:11
[原创] 请教一个多维数组赋值的问题	daneast 2019-5-16	52071	daneast 2019-5-17 09:22
[求助] RapidIO初始化问题	直行的螃蟹 2017-3-15	84957	redrose 2019-5-16 18:01
[其它] 论文查重	北纬30度 2019-5-16	02816	北纬30度 2019-5-16 16:20
[原创] 现在xilinx的算法设计，还有直接调用DSP48E的吗？	american007 2019-5-12	82022	chindis 2019-5-15 18:30
[求助] QUARTUS里某个信号的时序分析丢失(已解决)	djqlyy2922 2019-4-21	11610	zoe0615 2019-5-15 15:11
[求助] ncsim仿真求助，仿真跑死现象~	sanluht 2012-11-17	84988	zoe0615 2019-5-15 15:07
[求助] formality 求助	bettermanjh 2014-10-28	23976	zhy19870310 2019-5-14 17:24
[求助] 关于virtex6与virtex7选择的问题？	fkl523 2019-5-14	01776	fkl523 2019-5-14 17:11
[招聘] NOP	matlinsas 2019-5-14	02008	matlinsas 2019-5-14 13:22
[求助] DDR3读出的数据有问题，求大神指点	fuxiaolicaicai 2019-5-9	42344	fuxiaolicaicai 2019-5-13 22:23
[求助] 异步时钟域的TIG约束问题 ...2	yangchao1t 2013-1-25	1312604	IC.Michael 2019-5-13 20:41
[求助] verilog看门狗计时器寄存器变量保存问题？ ...2	whhit 2019-5-10	115455	入迷 2019-5-13 15:20
[求助] 【求助】关于数字部分和IP之间时序划分的问题	关森陌 2019-5-13	01861	关森陌 2019-5-13 11:07

1 ... 195 196 197 198199200 201 202 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31229|排名: 9

快速发帖

浏览过的版块

站长推荐 /2