EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31127|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 198 199 200 201202203 204 205 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 学FPGA入门学习资料（fpga开发板视频教程）	xuehua_12 2019-1-8	12424	ranqi 2019-2-23 20:37
[求助] Formality match了两个不一样的point	XuJian92 2019-1-10	12114	ranqi 2019-2-23 20:35
[求助] FPGA跨时钟相位对齐问题 ...2	atomdust 2016-4-26	169337	ranqi 2019-2-23 20:33
[求助] 请问下各位DFT compiler是DC的一个插件吗	sages 2012-5-6	94345	ranqi 2019-2-23 20:32
[求助] 请问异步复位和同步复位的优缺点各是？ ...2	sages 2012-6-7	1510156	ranqi 2019-2-23 20:31
[原创] aldec win32版本的Riviera-PRO和ahdl均可以产生fsdb	happygadbee 2018-1-11	22521	ranqi 2019-2-23 20:29
[求助] IP核 clock wizard问题	成谶 2017-3-4	32930	ranqi 2019-2-23 20:28
关于VCS仿真看波形的问题 ...2	无相无住 2009-6-27	1616940	ranqi 2019-2-23 20:26
[解决] 承接fpga项目，本科和研究生毕业设计	沛凝一鸣 2018-3-1	63772	ranqi 2019-2-23 20:25
[求助] vivado的IP核的xdc约束与顶层约束发生冲突怎么处理	daneast 2017-2-23	36264	ranqi 2019-2-23 20:21
[讨论] set_multicycle_path约束的特殊情况	mengdexiaolian 2018-9-4	32416	ranqi 2019-2-23 20:20
[求助] vcs 2009.12在ubuntu 10.04 64bit下缺少库文件？ ...2	thesoloist 2010-6-15	1112077	ranqi 2019-2-23 20:19
[原创] Sdk重新导出	chenjun1234 2019-2-5	52872	ranqi 2019-2-23 15:34
[原创] verilog重点解析 ...2	iNostory 2019-2-7	105538	iNostory 2019-2-23 13:48
[求助] scan clock 周期参数修改	fangwang85 2019-2-12	11725	ranqi 2019-2-23 13:31
[求助] hls编译C/RTL Co-simulation遇到问题，求指教	yangguo_10 2019-2-12	13639	ranqi 2019-2-23 12:23
[求助] verilog中设计一个上升沿触发单脉冲发生器	AngelFK 2019-2-14	45778	ranqi 2019-2-23 12:23
[求助] 求助用VCS_MX产生fsdb文件时报错 ...2	HADIST 2013-5-18	1115435	ever4ever 2019-2-22 16:33
[讨论] 请教各位，vcs仿真，verdi查看波形，部分信号是NF	ppeezz 2019-1-9	38477	547925053 2019-2-22 13:17
[求助] Vivado中是否有类似QuartusII中的ISSP在线调试的IP核？	fuxiaolicaicai 2019-2-21	12458	asic_service 2019-2-22 12:44
[求助] DC综合各种warning展览。。。	petrel87 2016-5-31	34594	y23angchen 2019-2-22 10:35
[求助] Reconverged Clock是什么意思？	atom-x 2019-2-14	42267	atom-x 2019-2-22 09:02
[求助] altera max10 jtag 下载速度在哪里设置？	qd0090 2019-2-21	02080	qd0090 2019-2-21 21:17
[原创] Verilog参数问题？？ ...2	lailix 2017-7-4	124243	jliou1234 2019-2-21 13:08
[求助] modelsim覆盖率问题求助	xd266710126 2019-2-21	11914	xd266710126 2019-2-21 11:01
[求助] ncverilog问题 ...2	nazhaahai 2012-8-15	1911393	jack570321 2019-2-19 20:46
[讨论] vivado会取代ise吗？该学习哪个？ ...2 3 4 5	cyberly 2012-9-22	4128321	zhangwei_it 2019-2-19 15:25
[求助] 请教VCS和verdi怎么联合使用 ...2 3	bob_haohao 2012-4-26	2411334	tiennguyen 2019-2-19 12:23
[求助] 求助，求助大神帮忙生成一个SMIC .18的 256x64的SRAM	zhangjiawen 2016-8-30	12640	zhaigf044 2019-2-19 09:38
[求助] FPGA开发板原理图设计	lolina 2019-2-18	21668	shancjb 2019-2-18 23:32
[求助] CYCLONE系列FPGA开发板原理图设计	lolina 2019-2-18	11480	lolina 2019-2-18 09:25
[求助] Cyclone 5 FPGA配置管脚状态问题:	liangtao24 2017-6-5	52491	lolina 2019-2-18 09:16
[原创] 跑VCS出错	184255 2019-2-14	25348	arath 2019-2-16 02:08
[求助] synplify_premier2016是如何处理门控单元的？	千寻6 2019-2-15	01523	千寻6 2019-2-15 15:46
[求助] 求助：vivado布局布线时，存在20万根线无法布下，求问大家如何解决	千寻6 2019-2-14	23951	千寻6 2019-2-15 08:34

1 ... 198 199 200 201202203 204 205 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31127|排名: 8

快速发帖

浏览过的版块

站长推荐 /1