EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31127|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 199 200 201 202203204 205 206 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请问有ZYNQ的开发板带USB3.0 从设备接口吗？	you_sun 2019-2-15	02892	you_sun 2019-2-15 04:14
[原创] FPGA调试问题，急求大神指点！！！	15773272383 2018-12-4	82529	planet1997 2019-2-14 16:41
[求助] 关于FPGA的时钟buffer - [已解决] ...2	linghuqiubai 2015-5-18	1615862	小白9001 2019-2-13 13:58
[求助] 悬赏6000元人民币，寻求8051内核的加解密芯片的供应商 - [悬赏 6 信元资产]	cumshit 2018-11-6	21924	唐僧取经 2019-2-13 13:30
[求助] 关于仿真问题，总是报错module “xx” not defined ...2	小white 2019-2-11	105766	小white 2019-2-13 12:53
[求助] FPGA开发板原理图设计	lolina 2019-2-12	42408	shancjb 2019-2-12 21:35
[求助] DVB-T IP核讨论	freestyle 2019-1-24	11954	唐僧取经 2019-2-12 09:53
[原创] c 改写	wide_road 2013-11-7	15090	ranqi 2019-2-11 15:22
[讨论] 传统huffman编码的verilog（VHDL）实现！ ...2	txd208 2012-2-14	1112068	ranqi 2019-2-11 15:21
建议版主发起讨论：hdl设计时怎样可以节约资源精华3 ...2 3	showting 2004-7-31	2615212	ranqi 2019-2-11 15:20
[原创] 在ModeSim SE中指定ISE12.x的仿真库之总结篇精华3 ...2 3 4 5	fanyan861110 2011-1-31	4023109	ranqi 2019-2-11 15:18
[原创] Sdk 合成BIT	chenjun1234 2019-2-5	12757	shiyinjita 2019-2-11 13:31
[资料] synplify与fpga视频教程	wilcox 2018-11-29	73429	zisa 2019-2-11 03:48
[原创] verilog 學習以及 FPGA 工程	sbull 2018-5-24	11928	xuxms 2019-2-9 16:01
[求助] parallel pattern仿真不过	fangwang85 2019-1-21	11920	kk2009 2019-2-7 02:19
[求助] 新人求教，天天老搞PCIe、RapidIO这些接口，是不是没意思？ ...2 3	glace12123 2014-6-22	2212565	taowei 2019-1-31 17:50
请教一下FPGA和CPLD具体区别与未来走向！！！！！	mage1982 2005-2-21	84113	53730436 2019-1-31 16:56
[求助] ISE的iSim可以进行时序仿真吗？	zhuyuefeng2009 2019-1-15	42482	53730436 2019-1-31 16:49
[求助] FPGA时序分析，什么时候才正确 ...2	谁枫而飘 2016-10-15	114567	53730436 2019-1-31 16:48
[求助] 工具读lib 文件生成CPF文件	watertree 2019-1-31	02112	watertree 2019-1-31 15:45
[原创] SOC/ASIC turnkey service	tom_chung 2019-1-31	01858	tom_chung 2019-1-31 15:32
MAXPLUS II 10。0 LICENCE 过期了	allheart 2003-12-27	64177	zisa 2019-1-31 14:34
[解决] 关于DC综合工具DFT设计的一些探讨和疑问	西门电工 2019-1-17	13142	kk2009 2019-1-31 05:51
[求助] 请教SDK无法加载zynq7 bit文件	covid@126.com 2016-1-10	14767	analogix 2019-1-30 09:15
[求助] FPGA altera DDR3 引脚分配问题 - [悬赏 30 信元资产]	傲拓天疆 2019-1-8	84211	zxw227ekat 2019-1-29 20:47
[求助] 请大牛们帮我看看计数器设计的问题！感谢！	w703818060 2019-1-22	73209	shancjb 2019-1-29 19:54
[求助] 关于cpld和arm通讯的问题	dyingbt 2012-7-5	83773	Andy126 2019-1-29 18:37
[讨论] quartus 18 的megacore如何在dsp builder中使用？	feitengyu 2019-1-29	01929	feitengyu 2019-1-29 16:50
[求助] 请教如何使用Xilinx的ML605 SFP光模块实现一个光传输的协议	tonycdy 2019-1-28	02170	tonycdy 2019-1-28 23:32
[求助] Xilinx FPGA 远程更新的问题，有没有做过的大佬	tzhbingdu 2019-1-28	02184	tzhbingdu 2019-1-28 19:07
[原创] 【求助】Questasim10.4e 安装后，出现如下两个异常现	yangjz7032 2019-1-26	11723	designstart 2019-1-27 09:07
[原创] 关于DC的资料(侵权删)	tyler861021 2018-12-2	12551	南城花已开 2019-1-27 00:19
[求助] 请教一个设计思路	呱呱年 2018-12-8	73491	ssf1994 2019-1-25 11:09
[讨论] FPGA产生并输出2ns脉宽的单个脉冲，如何提高脉冲沿的质量？	dwen5256 2018-12-18	35228	ssf1994 2019-1-25 11:06
[原创] srio读写问题	xiyou515 2019-1-25	02757	xiyou515 2019-1-25 10:07

1 ... 199 200 201 202203204 205 206 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31127|排名: 8

快速发帖

浏览过的版块

站长推荐 /1