EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31131|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 202 203 204 205206207 208 209 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[调查] 大家有在复瞰科技的吗，这家公司怎么样?	juediaixiaobao 2018-12-28	02229	juediaixiaobao 2018-12-28 20:11
[招聘] 招聘做matlab仿真的兼职，不坐班，熟悉通信方面仿真	chenwen3678 2018-12-28	01615	chenwen3678 2018-12-28 09:54
[求助] verilog HDL 里pullup.pulldown怎么用的? ...2	jimmy817 2015-3-10	1027017	uiwjyb 2018-12-27 19:43
[原创] EDK与Modelsim联合仿真设置	supermanqc 2012-9-4	73055	zhuangman56 2018-12-27 19:21
[求助] 重新布置了一套ASIC流片软件，哪里有开源免费的demo文件可以验证这些软件？	YMXWENQING 2018-12-27	11700	七点班车 2018-12-27 19:03
[求助] fpga上的DSP48e大家都是怎么仿真的？	american007 2018-12-11	62528	菜鸟要飞 2018-12-27 15:22
[求助] 高速并行数据采样问题	为新生活打拼 2018-12-26	32210	菜鸟要飞 2018-12-27 14:48
[原创] TCL 与Perl 在IC 设计中的应用精华1 ...2 3 4 5	fanstics 2010-8-10	4426598	星辰0000 2018-12-27 14:15
[讨论] 关于xilinx的selectio和serdes的区别	lujigua 2014-11-4	89076	soullcy 2018-12-27 11:03
[原创] Xilinx下载线	silenuszhi 2015-2-5	28031	soullcy 2018-12-27 11:02
[求助] 有关特权同学verilog 按键消抖从按下到弹上的问题 ...2	xujiong1992 2013-7-12	126762	soullcy 2018-12-27 11:00
[求助] 想找一款EDA工具	kzm7898567 2018-12-26	22179	soullcy 2018-12-27 10:59
[求助] NVIDA（上海）soc design岗位怎么样	zwqed123 2017-7-4	62802	C_handle_R 2018-12-27 08:28
[资料] 资料共享	nonghero 2014-11-8	65742	小时21 2018-12-26 16:13
[原创] 求助vivado IP核rom的使用中遇到的问题	huanm 2018-12-26	01774	huanm 2018-12-26 16:08
[讨论] 关于标准单元库中index的一些疑问	西门电工 2018-12-26	02004	西门电工 2018-12-26 15:51
[求助] 958小硕秋招【寒武纪比特大陆海思等工作比较】，求大神指点 ...2	丧尸暴龙兽 2018-9-1	139532	丧尸暴龙兽 2018-12-26 11:02
[求助] 求一款EDA工具，各位大神来帮忙	kzm7898567 2018-12-26	01674	kzm7898567 2018-12-26 10:57
[求助] partial input/output delay	IC.Michael 2018-11-20	22884	IC.Michael 2018-12-26 10:51
[原创] 32除以16bit二叉树除法器代码	szm253253 2016-4-13	33020	robberxiong 2018-12-26 10:40
[求助] 特权同学16bit乘法器问题	shishu8385 2018-8-13	53148	robberxiong 2018-12-26 09:43
[求助] quartus SDC中PLL的时钟约束，为什么有的是pll1，有的是pll	masure 2014-11-7	34466	edwardk 2018-12-25 21:06
[解决] 关于网表仿真的一些探讨和疑问	西门电工 2018-12-25	25232	西门电工 2018-12-25 20:22
[求助] 不同模式下怎么进行约束	flag易 2018-12-14	72587	flag易 2018-12-25 13:52
[求助] 一份学习资料中配置PLL部分没看懂 ...2	zhuyuefeng2009 2014-6-2	138603	edwardk 2018-12-25 13:27
[资料] EMMC 和 SATA 成熟设计	222zhumingming 2018-12-23	12909	sayangcinta 2018-12-25 12:45
[求助] 关于AHB中的突发操作	maybeyang 2013-10-28	33285	姬谦正 2018-12-25 10:23
[求助] Lattice SerDes 使用求助	svalen 2016-8-9	24479	edwardk 2018-12-24 22:28
[求助] nc-verilog对FPGA进行时序仿真 ...2	l2002924700 2012-3-28	188570	Andy126 2018-12-24 18:42
[求助] Synopsys 账号	onearangel 2014-9-1	44416	Andy126 2018-12-24 18:41
[求助] 不明白的二分频采样电路	xiaocanmeng 2011-7-20	65505	Andy126 2018-12-24 17:44
[原创] 关于altera fpga 时钟切换（clk mux）的讨论	caicaixuehua 2013-3-28	741943	Andy126 2018-12-24 16:50
[求助] Quartus 的警告No output dependent on input pin "T_CLK"	zhpg009 2012-9-24	514190	Andy126 2018-12-24 16:36
[求助] 按键消抖实验verilog代码求助	petrel87 2015-11-22	52786	jeffej 2018-12-24 16:34
[求助] 初学菜鸟写IP核，求指教 ...2	qiuchou 2015-6-4	138265	Andy126 2018-12-24 16:26

1 ... 202 203 204 205206207 208 209 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31131|排名: 5

快速发帖

站长推荐 /1