EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 11 |主题: 31131|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 205 206 207 208209210 211 212 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于DC综合的一个小小的疑问	吴静生 2018-12-1	22390	七点班车 2018-12-18 23:06
[求助] 请教大家一个关于DC综合的问题	吴静生 2018-12-18	22264	七点班车 2018-12-18 22:57
关于IP核的顶层仿真文件testbench，应该如何写	Lydia_yy 2007-8-27	78939	edwardk 2018-12-18 22:12
[求助] verilog调用浮点型IP核加法器，它的两个输入是不是应该按浮点型的格式输入	tianyu751 2012-5-24	53663	edwardk 2018-12-18 22:09
程序中使用ISE的IP核的情况下由synplify调用ISE的疑问	becoll 2009-12-9	56465	edwardk 2018-12-18 22:06
[求助] 请问ALTERA的altasmi_parallel的IP核配置FPGA用什么格式的文件？	hxjlong 2015-5-15	53961	edwardk 2018-12-18 22:01
求助：如何将MATLAB生成的系数导入到FIR的IP核中 ...2	球球JK 2009-5-26	117493	edwardk 2018-12-18 21:56
[求助] quartus2生成的rom的IP核，怎么调用mif文件	这人很烦 2012-4-5	56565	edwardk 2018-12-18 21:55
[求助] 新手求助：Quartus的加法器IP核仿真无结果	lken1992 2015-6-25	33532	edwardk 2018-12-18 21:54
[求助] Xilinx JESD204B仿真问题 ...2	neufeifatonju 2014-9-22	1513087	edwardk 2018-12-18 21:53
modelsim仿真ip核问题	becoll 2008-5-2	33792	edwardk 2018-12-18 21:53
[求助] xilinx cordic ip核 sin/cos产生的若干问题	qiurijian 2018-5-17	45740	edwardk 2018-12-18 21:52
[求助] xilinx的IP核生成的DDR2控制模块，工作频率只有大概20M？怎么提不高了呀 ...2	jie768029 2014-6-23	127852	edwardk 2018-12-18 21:48
[求助] FPGA的FIFO IP核应用与UDP传输的问题	若愚jx 2017-9-7	63422	edwardk 2018-12-18 21:44
[求助] HDL designer2012中如何加入xilinx的unisim的库	fov 2013-1-15	23305	janetchin 2018-12-18 20:29
[求助] 求教ise里ip核调用（rocketio）模块里井号什么意思？	箜篌 2011-11-28	44893	edwardk 2018-12-18 17:57
[求助] 关于Quartus的FIFO IP核时序设计问题	sureking 2017-7-31	74467	edwardk 2018-12-18 17:03
[求助] 急急急！！！Xilinx RapidIO IP核示例设计问题 ...2	hzywlx 2013-4-3	109547	edwardk 2018-12-18 17:00
[求助] 关于xilinx ip核中乘法累加器mac的延迟问题	xiaohesdu 2012-12-24	49297	edwardk 2018-12-18 16:59
[求助] 调用XILINX的IP核在Modelsim中不能进行功能仿真，为什么？ ...2 3	乐烁橙 2012-3-21	2914914	edwardk 2018-12-18 16:58
[求助] altera的DDR2 HPC IP核求助，已经被altera虐疯了 ...2	半生瓜 2013-7-10	1712861	edwardk 2018-12-18 16:48
[求助] srio真心太难用，求高手指点一二。	qiurijian 2017-3-8	711397	edwardk 2018-12-18 16:31
[求助] xilinx调用IP核生成FIFO的读写时序问题	xiaohesdu 2012-8-9	86999	edwardk 2018-12-18 16:26
[讨论] 关于用altera的pcie ip核实现DMA数据传输的问题	GodYoung 2015-7-2	25923	edwardk 2018-12-18 16:14
[讨论] 困惑，xilinx mig ip核中的时钟	polozpt 2015-1-29	410822	edwardk 2018-12-18 16:13
[求助] aurora IP核的使用问题	小望怕水 2014-2-11	87464	edwardk 2018-12-18 16:09
[求助] 有没有做过Altera的三速以太网（TSE）ip核的，不用sopc，求交流？？？？	s90213 2013-3-4	910965	edwardk 2018-12-18 16:01
[求助] pcie的ip核modelsim仿真出问题	遗忘2011 2011-11-26	54815	edwardk 2018-12-18 15:59
除法器的Ip核如何使用?	Lydia_yy 2007-5-24	58234	edwardk 2018-12-18 15:58
[求助] vivado 中调用uart—lite IP核与PC串口通信问题 - [悬赏 200 信元资产]	naijgnay 2015-10-2	1019885	edwardk 2018-12-18 15:50
[求助] 产生ip核时卡在generating megacore function toplevel不动	uleeping 2017-6-8	86955	edwardk 2018-12-18 15:48
[求助] 什么是crg？用来干什么？和PLL有什么关系？	lilins 2018-12-17	12648	lilins 2018-12-18 15:21
[求助] PL和PS在AXI总线上冲突造成死锁怎么办？	andy89926 2018-12-15	33055	andy89926 2018-12-18 15:03
[原创] 明德扬点拨课程下载，强烈推荐 ...2 3	panwm100 2015-5-12	2216441	shishu8385 2018-12-18 14:26
[求助] IP核设计的时钟占空比输出为啥不是1:1？	hms2006 2016-4-19	63267	edwardk 2018-12-18 13:50

1 ... 205 206 207 208209210 211 212 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 11 |主题: 31131|排名: 5

快速发帖

浏览过的版块

站长推荐 /1