modelsim一问

zhzero · 发表于 2003-9-2 16:25:56

您需要登录才可以下载或查看，没有账号？注册

x

在modelsim中如何进行后仿真（时序仿真）啊？

lizhen7799 · 发表于 2003-9-2 16:36:09

P&R后，写一个test_bench来做啊，这一步是挺麻烦的，但是如果你的设计比较小的话，那是不必要的！！

jackzhang · 发表于 2003-9-2 16:37:58

使用综合或者布线之后产生的netlist文件和sdf时延时文件

一声叹息 · 发表于 2003-9-2 18:28:03

布线完成后可以输出一个仿真文件（.v;.vhd;.edf等），加上输出的SDF文件就可以仿真了。至于testbench，可以用功能仿真时的那个。

zhzero · 发表于 2003-9-4 17:56:21

具体的操作应该是怎样的呢？怎样把仿真文件（edf）和sdf文件加进来呢，仿真后的输出是什么呢？

jackzhang · 发表于 2003-9-4 18:11:25

注意仿真文件不应该为edf，应该为.v,在.v中有调用sdf的语句

zhzero · 发表于 2003-9-5 10:27:52

在modelsim中所观察到的具体的延时信息是怎样的呢，（或者输出为什么类型的文件）。我在仿真时手工加入了sdf文件，但好像没有什么有用的信息输出啊？

bravelu · 发表于 2003-9-5 10:35:47

vhdl需要手工加sdf，verilog不需要。
加入以后一般会有反标成功的提示。
延时信息已经反映在你的波形里面了。

zhzero · 发表于 2003-9-5 15:26:57

我在这个方面太菜了，不知道反标是什么意思啊？再有，布线完成后输出的仿真文件.v与我原先编写的verilog源程序文件是什么关系啊，源文件不也是.v文件吗？

bravelu · 发表于 2003-9-5 15:57:41

布线后输出的那个。v基本上就是网表，相当与门级描述，你自己的code一般是rtl级，自己打开看看就明白了。
反标就是将延时信息标注到你的网表里面，这样仿真的时候就带延时了。

站长推荐 /1