数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31234|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 203 204 205 206207208 209 210 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] parallel pattern仿真不过	fangwang85 2019-1-21	12072	kk2009 2019-2-7 02:19
[求助] 新人求教，天天老搞PCIe、RapidIO这些接口，是不是没意思？ ...2 3	glace12123 2014-6-22	2213174	taowei 2019-1-31 17:50
请教一下FPGA和CPLD具体区别与未来走向！！！！！	mage1982 2005-2-21	84391	53730436 2019-1-31 16:56
[求助] ISE的iSim可以进行时序仿真吗？	zhuyuefeng2009 2019-1-15	42673	53730436 2019-1-31 16:49
[求助] FPGA时序分析，什么时候才正确 ...2	谁枫而飘 2016-10-15	114897	53730436 2019-1-31 16:48
[求助] 工具读lib 文件生成CPF文件	watertree 2019-1-31	02236	watertree 2019-1-31 15:45
[原创] SOC/ASIC turnkey service	tom_chung 2019-1-31	01972	tom_chung 2019-1-31 15:32
MAXPLUS II 10。0 LICENCE 过期了	allheart 2003-12-27	64447	zisa 2019-1-31 14:34
[解决] 关于DC综合工具DFT设计的一些探讨和疑问	西门电工 2019-1-17	13377	kk2009 2019-1-31 05:51
[求助] 请教SDK无法加载zynq7 bit文件	covid@126.com 2016-1-10	15028	analogix 2019-1-30 09:15
[求助] FPGA altera DDR3 引脚分配问题 - [悬赏 30 信元资产]	傲拓天疆 2019-1-8	84523	zxw227ekat 2019-1-29 20:47
[求助] 请大牛们帮我看看计数器设计的问题！感谢！	w703818060 2019-1-22	73362	shancjb 2019-1-29 19:54
[求助] 关于cpld和arm通讯的问题	dyingbt 2012-7-5	83926	Andy126 2019-1-29 18:37
[讨论] quartus 18 的megacore如何在dsp builder中使用？	feitengyu 2019-1-29	01999	feitengyu 2019-1-29 16:50
[求助] 请教如何使用Xilinx的ML605 SFP光模块实现一个光传输的协议	tonycdy 2019-1-28	02316	tonycdy 2019-1-28 23:32
[求助] Xilinx FPGA 远程更新的问题，有没有做过的大佬	tzhbingdu 2019-1-28	02360	tzhbingdu 2019-1-28 19:07
[原创] 【求助】Questasim10.4e 安装后，出现如下两个异常现	yangjz7032 2019-1-26	11832	designstart 2019-1-27 09:07
[原创] 关于DC的资料(侵权删)	tyler861021 2018-12-2	12712	南城花已开 2019-1-27 00:19
[求助] 请教一个设计思路	呱呱年 2018-12-8	73762	ssf1994 2019-1-25 11:09
[讨论] FPGA产生并输出2ns脉宽的单个脉冲，如何提高脉冲沿的质量？	dwen5256 2018-12-18	35476	ssf1994 2019-1-25 11:06
[原创] srio读写问题	xiyou515 2019-1-25	02942	xiyou515 2019-1-25 10:07
[求助] 关于ISE14.7 时钟IP核使用输出时钟恒为0	1187860367 2019-1-15	74126	1187860367 2019-1-24 15:05
[原创] 第一次接触MicroBlaze 记录下学习过程	IC.Michael 2019-1-23	22479	shiyinjita 2019-1-24 12:26
[求助] SV中的编译单元域（$unit）怎么理解	空白MAX 2019-1-23	02079	空白MAX 2019-1-23 15:43
[求助] 问一下各位同仁，vcs支持编译verilog_A吗？求助	547925053 2019-1-23	02337	547925053 2019-1-23 10:39
[求助] 有试过从synplify启动ISE吗 ...2	hawk_eagle 2012-5-10	118175	qiu090909 2019-1-22 10:36
[求助] vcs仿真选项	fangwang85 2019-1-18	13083	547925053 2019-1-21 13:47
[求助] 请问xilinx的clocking wizard核产生的时钟频率必须有范围吗？ - [已解决]	hit_light 2019-1-19	33785	hit_light 2019-1-19 11:39
[求助] ISP的IC公司面试，会问哪些算法的知识呢？谢谢	qwer2016 2019-1-1	22756	tezhong 2019-1-18 15:15
[求助] FPGA毕业设计	lalala. 2018-12-10	74963	547925053 2019-1-18 14:23
[求助] DDR的实际带宽与理论带宽的差异原因是什么？	wisen 2019-1-7	77356	t28user 2019-1-18 09:57
[求助] verilog如何实现片选ram	Mebhe 2014-11-21	56484	y23angchen 2019-1-18 08:54
[求助] 请教一下大家如何调用DC里产商提供工艺库里的指定单元	yishuad 2019-1-17	12139	yishuad 2019-1-17 16:25
[求助] USB2.0480M工作模式下，DP DM上工作电压是多大	新嘴小王安子 2018-12-31	15339	kk2009 2019-1-17 04:17
[求助] 请教不规则起始地址、长度数据，任意长度分片问题	xivisi 2019-1-16	01875	xivisi 2019-1-16 17:01

1 ... 203 204 205 206207208 209 210 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31234|排名: 8

快速发帖

浏览过的版块

站长推荐 /1