设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (165) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31079|排名: 5 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
关于IP核的顶层仿真文件testbench，应该如何写 Lydia_yy 2007-8-27 78781 edwardk 2018-12-18 22:12
[求助] verilog调用浮点型IP核加法器，它的两个输入是不是应该按浮点型的格式输入 tianyu751 2012-5-24 53592 edwardk 2018-12-18 22:09
程序中使用ISE的IP核的情况下由synplify调用ISE的疑问 becoll 2009-12-9 56411 edwardk 2018-12-18 22:06
[求助] 请问ALTERA的altasmi_parallel的IP核配置FPGA用什么格式的文件？ hxjlong 2015-5-15 53891 edwardk 2018-12-18 22:01
求助：如何将MATLAB生成的系数导入到FIR的IP核中  ...2 球球JK 2009-5-26 117420 edwardk 2018-12-18 21:56
[求助] quartus2生成的rom的IP核，怎么调用mif文件 这人很烦 2012-4-5 56494 edwardk 2018-12-18 21:55
[求助] 新手求助：Quartus的加法器IP核仿真无结果 attach_img lken1992 2015-6-25 33465 edwardk 2018-12-18 21:54
[求助] Xilinx JESD204B仿真问题 attach_img  ...2 neufeifatonju 2014-9-22 1512928 edwardk 2018-12-18 21:53
modelsim仿真ip核问题 becoll 2008-5-2 33701 edwardk 2018-12-18 21:53
[求助] xilinx cordic ip核 sin/cos产生的若干问题 attach_img qiurijian 2018-5-17 45605 edwardk 2018-12-18 21:52
[求助] xilinx的IP核生成的DDR2控制模块，工作频率只有大概20M？怎么提不高了呀 attach_img  ...2 jie768029 2014-6-23 127691 edwardk 2018-12-18 21:48
[求助] FPGA的FIFO IP核应用与UDP传输的问题 attach_img 若愚jx 2017-9-7 63345 edwardk 2018-12-18 21:44
[求助] HDL designer2012中如何加入xilinx的unisim的库 fov 2013-1-15 23248 janetchin 2018-12-18 20:29
[求助] 求教ise里ip核调用（rocketio）模块里井号什么意思？ 箜篌 2011-11-28 44800 edwardk 2018-12-18 17:57
[求助] 关于Quartus的FIFO IP核时序设计问题 attachment sureking 2017-7-31 74377 edwardk 2018-12-18 17:03
[求助] 急急急！！！Xilinx RapidIO IP核示例设计问题  ...2 hzywlx 2013-4-3 109373 edwardk 2018-12-18 17:00
[求助] 关于xilinx ip核中乘法累加器mac的延迟问题 attach_img xiaohesdu 2012-12-24 49197 edwardk 2018-12-18 16:59
[求助] 调用XILINX的IP核在Modelsim中不能进行功能仿真，为什么？ attach_img  ...23 乐烁橙 2012-3-21 2914663 edwardk 2018-12-18 16:58
[求助] altera的DDR2 HPC IP核求助，已经被altera虐疯了  ...2 半生瓜 2013-7-10 1712698 edwardk 2018-12-18 16:48
[求助] srio真心太难用，求高手指点一二。 attach_img qiurijian 2017-3-8 711315 edwardk 2018-12-18 16:31
[求助] xilinx调用IP核生成FIFO的读写时序问题 xiaohesdu 2012-8-9 86902 edwardk 2018-12-18 16:26
[讨论] 关于用altera的pcie ip核 实现DMA数据传输的问题 GodYoung 2015-7-2 25851 edwardk 2018-12-18 16:14
[讨论] 困惑，xilinx mig ip核中的时钟 polozpt 2015-1-29 410637 edwardk 2018-12-18 16:13
[求助] aurora IP核的使用问题 attach_img 小望怕水 2014-2-11 87377 edwardk 2018-12-18 16:09
[求助] 有没有做过Altera的三速以太网（TSE）ip核的，不用sopc，求交流？？？？ s90213 2013-3-4 910904 edwardk 2018-12-18 16:01
[求助] pcie的ip核modelsim仿真出问题 遗忘2011 2011-11-26 54733 edwardk 2018-12-18 15:59
除法器的Ip核 如何使用? Lydia_yy 2007-5-24 58158 edwardk 2018-12-18 15:58
悬赏 [求助] vivado 中调用uart—lite IP核与PC串口通信问题 - [悬赏 200 信元资产] attach_img naijgnay 2015-10-2 1019703 edwardk 2018-12-18 15:50
[求助] 产生ip核时卡在generating megacore function toplevel不动 attach_img uleeping 2017-6-8 86877 edwardk 2018-12-18 15:48
[求助] 什么是crg？用来干什么？和PLL有什么关系？ lilins 2018-12-17 12600 lilins 2018-12-18 15:21
[求助] PL和PS在AXI总线上冲突造成死锁怎么办？ andy89926 2018-12-15 32969 andy89926 2018-12-18 15:03
[原创] 明德扬点拨课程下载，强烈推荐  ...23 panwm100 2015-5-12 2216107 shishu8385 2018-12-18 14:26
[求助] IP核设计的时钟占空比输出为啥不是1:1？ attach_img hms2006 2016-4-19 63185 edwardk 2018-12-18 13:50
[求助] xilink中PLL的IP核调用出现问题  ...2 userofyours 2016-1-10 107169 edwardk 2018-12-18 13:48
IP核生成的文件 attachment Lydia_yy 2007-5-28 63851 edwardk 2018-12-18 11:25
下一页 »
1 ...203204205206207208209210... 888下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-14 05:27 , Processed in 0.029266 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块