EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31131|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 200 201 202 203204205 206 207 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 【求助】Questasim10.4e 安装后，出现如下两个异常现	yangjz7032 2019-1-26	11726	designstart 2019-1-27 09:07
[原创] 关于DC的资料(侵权删)	tyler861021 2018-12-2	12554	南城花已开 2019-1-27 00:19
[求助] 请教一个设计思路	呱呱年 2018-12-8	73494	ssf1994 2019-1-25 11:09
[讨论] FPGA产生并输出2ns脉宽的单个脉冲，如何提高脉冲沿的质量？	dwen5256 2018-12-18	35230	ssf1994 2019-1-25 11:06
[原创] srio读写问题	xiyou515 2019-1-25	02758	xiyou515 2019-1-25 10:07
[求助] 关于ISE14.7 时钟IP核使用输出时钟恒为0	1187860367 2019-1-15	73912	1187860367 2019-1-24 15:05
[原创] 第一次接触MicroBlaze 记录下学习过程	IC.Michael 2019-1-23	22345	shiyinjita 2019-1-24 12:26
[求助] SV中的编译单元域（$unit）怎么理解	空白MAX 2019-1-23	01986	空白MAX 2019-1-23 15:43
[求助] 问一下各位同仁，vcs支持编译verilog_A吗？求助	547925053 2019-1-23	02237	547925053 2019-1-23 10:39
[求助] 有试过从synplify启动ISE吗 ...2	hawk_eagle 2012-5-10	117816	qiu090909 2019-1-22 10:36
[求助] vcs仿真选项	fangwang85 2019-1-18	12893	547925053 2019-1-21 13:47
[求助] 请问xilinx的clocking wizard核产生的时钟频率必须有范围吗？ - [已解决]	hit_light 2019-1-19	33534	hit_light 2019-1-19 11:39
[求助] ISP的IC公司面试，会问哪些算法的知识呢？谢谢	qwer2016 2019-1-1	22563	tezhong 2019-1-18 15:15
[求助] FPGA毕业设计	lalala. 2018-12-10	74595	547925053 2019-1-18 14:23
[求助] DDR的实际带宽与理论带宽的差异原因是什么？	wisen 2019-1-7	77061	t28user 2019-1-18 09:57
[求助] verilog如何实现片选ram	Mebhe 2014-11-21	56270	y23angchen 2019-1-18 08:54
[求助] 请教一下大家如何调用DC里产商提供工艺库里的指定单元	yishuad 2019-1-17	12004	yishuad 2019-1-17 16:25
[求助] USB2.0480M工作模式下，DP DM上工作电压是多大	新嘴小王安子 2018-12-31	15093	kk2009 2019-1-17 04:17
[求助] 请教不规则起始地址、长度数据，任意长度分片问题	xivisi 2019-1-16	01733	xivisi 2019-1-16 17:01
[原创] 京微雅格Primace 8.0发布以及简单安装使用方法精华1	chinafpga 2016-5-17	25075	masaka_xlw 2019-1-16 08:18
[求助] create guardring选项灰色问题	Butler99 2019-1-15	01898	Butler99 2019-1-15 12:11
[求助] Xilinx Virtex6 FPGA中IODELAYE1用法问题	yyz1988 2016-12-12	44062	iceinsky 2019-1-14 17:10
[求助] GTX仿真的问题，为什么总是差4BIT呢？ ...2	qazasdwsx 2015-8-15	104896	wujianqiu 2019-1-14 13:48
[讨论] 流水线气泡挤压	hhc789 2018-5-3	23954	hhc789 2019-1-14 13:29
[求助] 求设计低温漂的带隙基准电压	Butler99 2019-1-8	42575	Butler99 2019-1-13 00:05
[求助] XILINX原语IODELAY ...2	谁枫而飘 2016-9-22	107444	郭帅666 2019-1-12 21:08
[求助] ncsim 仿真无故停止	lccchc 2017-5-9	93316	547925053 2019-1-11 16:02
[求助] 请问是否有 SATA II ip core? ...2 3	nono2000 2012-12-24	2010364	唐僧取经 2019-1-10 15:37
[求助] 求购.18 LdO ip	capazo 2017-4-10	12159	唐僧取经 2019-1-10 13:44
[求助] SATA COMRESET时，tx差分线上到底是什么样的 ...2	wangjun403 2017-12-6	138863	tch520hzb 2019-1-10 11:09
[求助] 购买rapidio2 license。	sadlife1000 2017-4-28	63056	唐僧取经 2019-1-10 11:04
[求助] 怎么把一个数归一化到300以内，即如果是301则减去300变成1，以此类推？	zhuyuefeng2009 2019-1-9	22316	zhuyuefeng2009 2019-1-10 10:10
[求助] 基于7series transceiver实现sata_phy模块	jxlannie 2016-8-11	23060	tch520hzb 2019-1-10 09:56
[求助] DC中资源占用太大，如何临时停止	lnterney 2019-1-10	01352	lnterney 2019-1-10 09:45
[招聘] 上海浦西招SOC设计，硕士一年经验本科三年经验以上即可	chrissirhc 2018-12-28	52415	chrissirhc 2019-1-9 11:27

1 ... 200 201 202 203204205 206 207 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31131|排名: 5

快速发帖

站长推荐 /1