spyglass做cdc时加约束的问题

hxy110 · 发表于 2019-3-6 18:47:46

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 hxy110 于 2019-3-6 22:19 编辑

在设计中有部分子模块的时钟接的低电平或者高电平，在做cdc检查的时候，出现时钟没有约束，如何规避这个问题另外在出现black box的时候，通过assume_path -name * -input * -output *指令，当有多个输入。多个输出时，需要将每个输入到输出都进行约束么？谢谢！！

[求助] spyglass做cdc时加约束的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1