数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31235|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 201 202 203 204205206 207 208 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请问如何用verilog实现一个迭代方程呀? ...2	kinglihongyu 2019-2-28	105287	虾兵 2019-3-4 11:31
[资料] 基于以太网的CMOS传感器图像监测系统	张毓堃 2019-2-28	12096	supericeman999 2019-3-4 09:28
[求助] 一个关于 vlsi数字信号处理系统：设计与实现书中的问题	空白MAX 2019-3-2	11885	adan313 2019-3-3 12:18
[招聘] 【杭州+人工智能领域】-AI加速器方向 ...2	LinyLin 2018-12-20	114085	LinyLin 2019-3-1 18:33
[求助] 请教个LVDS的问题	djqlyy2922 2019-2-27	11965	shiyinjita 2019-3-1 16:17
[求助] verilog问题	神话胡阿尤 2019-2-26	22030	神话胡阿尤 2019-2-28 22:38
[求助] 使用FPGA操作nand flash rb信号一直不拉底，为什么？？？ - [悬赏 200 信元资产]	yuanhong96 2016-8-4	66940	dh456012 2019-2-28 12:30
[求助] 关于Pulse Width violation该如何解决呢？	IC.Michael 2018-12-20	79004	IC.Michael 2019-2-28 09:34
[调查] AVALON BUS RTL AND SPECIFICATION	tiennguyen 2019-2-20	22834	cintasayang 2019-2-27 22:14
[求助] ram和cache有什么区别啊？？？ ...2	yic2000 2013-4-10	1618380	baihushan 2019-2-27 16:25
[求助] ise RAM IP 问题请教	iamsocute 2019-2-26	72713	gaurson 2019-2-27 16:23
[资料] SignalTap II逻辑分析仪的使用	张毓堃 2019-2-27	01845	张毓堃 2019-2-27 13:58
[招聘] 5000元现金找做通信/光通信方向仿真的同学,,,不坐班,,现金报酬	chenwen3678 2019-2-27	01815	chenwen3678 2019-2-27 11:34
[求助] 求《数字IC设计：方法技巧与实践》唐杉著的电子版一份	孑阿杰 2019-2-26	22803	sscott 2019-2-27 11:32
[求助] 如何在IC617安装和使用Verilog-XL？	chaodaojisuan 2019-2-26	11586	chaodaojisuan 2019-2-26 15:07
求助：FPGA读写外部ram ...2	yueee 2007-5-12	1414510	yifenglee97 2019-2-26 15:03
[资料] 新手使用synplify_premier2013.03+ise14.7粗问题了	qiu090909 2019-1-16	43633	qiu090909 2019-2-26 10:46
[原创] 帖子咋回复哦，没找到	daiqilin 2019-2-26	11776	wjyuu 2019-2-26 10:24
[求助] timequest问题	senasdf 2019-2-21	21850	senasdf 2019-2-25 14:07
[求助] 请问有谁用过actel公司的libero软件的ram IP核	chang75161 2018-8-6	24621	Cuppi 2019-2-25 10:05
[求助] systemverilog中的coverage在modelsim中如何报告出来	wangjun403 2019-2-23	02436	wangjun403 2019-2-23 22:16
[原创] 学FPGA入门学习资料（fpga开发板视频教程）	xuehua_12 2019-1-8	12606	ranqi 2019-2-23 20:37
[求助] Formality match了两个不一样的point	XuJian92 2019-1-10	12261	ranqi 2019-2-23 20:35
[求助] FPGA跨时钟相位对齐问题 ...2	atomdust 2016-4-26	169905	ranqi 2019-2-23 20:33
[求助] 请问下各位DFT compiler是DC的一个插件吗	sages 2012-5-6	94566	ranqi 2019-2-23 20:32
[求助] 请问异步复位和同步复位的优缺点各是？ ...2	sages 2012-6-7	1510625	ranqi 2019-2-23 20:31
[原创] aldec win32版本的Riviera-PRO和ahdl均可以产生fsdb	happygadbee 2018-1-11	22628	ranqi 2019-2-23 20:29
[求助] IP核 clock wizard问题	成谶 2017-3-4	33083	ranqi 2019-2-23 20:28
关于VCS仿真看波形的问题 ...2	无相无住 2009-6-27	1617335	ranqi 2019-2-23 20:26
[解决] 承接fpga项目，本科和研究生毕业设计	沛凝一鸣 2018-3-1	63945	ranqi 2019-2-23 20:25
[求助] vivado的IP核的xdc约束与顶层约束发生冲突怎么处理	daneast 2017-2-23	36506	ranqi 2019-2-23 20:21
[讨论] set_multicycle_path约束的特殊情况	mengdexiaolian 2018-9-4	32552	ranqi 2019-2-23 20:20
[求助] vcs 2009.12在ubuntu 10.04 64bit下缺少库文件？ ...2	thesoloist 2010-6-15	1112617	ranqi 2019-2-23 20:19
[原创] Sdk重新导出	chenjun1234 2019-2-5	53002	ranqi 2019-2-23 15:34
[原创] verilog重点解析 ...2	iNostory 2019-2-7	105903	iNostory 2019-2-23 13:48

1 ... 201 202 203 204205206 207 208 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31235|排名: 8

快速发帖

浏览过的版块

站长推荐 /1