|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本帖最后由 yishuad 于 2019-1-17 17:03 编辑
我用的是smic0.13um的DC工艺库(target library),想调用里面的1位全加器FAHHDLX单元。我在Verilog代码里写了诸如
- FAHHDLX Ins_FAHHDLX(
- .A(A),
- .B(B),
- .CI(CI),
- .CO(CO),
- .S(S)
- );
复制代码
其中输入A,B,CI,输出S,CO都是1位。结果DC综合后发现调用的是XOR,INV等这些组成全加器的最小单元而不是我想要的全加器单元。
而且两个1位的数在Verilog中使用“+”相加,最后综合出来的最小单元也是XOR,INV等,只有两位或以上的“+”操作符DC才会调用FAHHDLX这个最小单元。
应该如何指定DC即使是在两个1位数相加时也调用FAHHDLX这个单元呢?谢谢大家! |
|