DDR的实际带宽与理论带宽的差异原因是什么？

wisen

Hi All：
最近在调试手机的性能的时候，碰到下面的问题：

1. 我们有款产品用的是LPDDR4，把它锁在1200mHZ，它的带宽理论上应该是 1200M * 2 * 32bits / 8 = 9600MB/s 吧？
  但是现在软件上测试 它的极限只能到  4685MB/s, 这个带宽的利用率只有 4685/9600 ~= 49%

2. 我们还有一款LPDDR3的产品，把它锁到933mHZ, 理论带宽是 933*2*32/8 = 7464MB/s
  软件上测试 它的极限带宽只能到 5133MB/s， 这个带宽的利用率有 5133/7464 ~= 69%


a. 这种硬件理论带宽和软件测试出来的带宽的差距主要原因有哪些？

b. LPDDR4竟然比LPDDR3还差,这有哪些原因？
c. 大家目前实际项目的产品中，实际带宽能达到理论带宽的多少比率？

icemanlv

回复 1# wisen
如果软件测试方式相同，我想主要有3个方面因素：
1、芯片架构设计时DDR的访问方式以及是否留有优化的参数余量
2、DDR3和DDR4工作频率相同时，根据DDR SPEC，DDR3的利用率高。
3、DDR3和DDR4 控制器的地址映射关系以及其它参数是否处于调优状态

荒漠小草

希望有大神可以回答这个问题，学习一下

y23angchen

关注！！！！

花涛

控制器有没有对lpddr4做优化？

masaka_xlw

速度是在应用层？传输层？还是物理层？  如果是应用层，很正常。

student2010

DDR本来带宽利用率就不高，能到80%就很不错了

t28user

DDR的理論帶寬是這樣算沒錯，但是要考慮 CMD 所占用的 clk，就DRAM而言，最多就是一次存取一個 page(column)的容量，當你要存取不同的page，就要下命令，這段可以看 datasheet。每下一次，至少有一個 CAS Latency。
如圖，DDR4的Consecutive READ，這是可以達到最快的時候。但是必須是同一個 ROW的時候，若需要存取不同ROW的時候，需要下CMD，等候一個CAS的時間。這中間還不包含refresh的時間。

理論帶寬與實際帶寬的差異會依據controller而定，所以Intel與 AMD 兩邊對 DRAM的存取就是有差，DRAM interleave 做得好不好，影響更是重要。