FPGA产生并输出2ns脉宽的单个脉冲，如何提高脉冲沿的质量？

dwen5256 · 发表于 2018-12-18 09:31:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

采用xinlix的FPGA，目前项目上遇到个问题：FPGA输出2ns脉宽的脉冲，单端信号走线有串阻，用示波器测量波形发现信号高频损耗很严重，波形失真，脉宽也被展宽了。由于电路不能改板，常规电路调试方法也基本都试过，这里只讨论FPGA的手段。
现在已经尝试了多种IO约束条件，采用LVTTL和ODDR2后有改善，但还不够。
请问大家还知道有什么手段吗

zbl1118 · 发表于 2018-12-18 20:20:08

2ns,现在的FPGA可以直接输出500MHz信号？

dwen5256 · 发表于 2018-12-20 16:56:52

回复 2# zbl1118

并不是连续脉冲。使用iodelay2信号产生延时，取反后跟原信号与运算得到，可以控制脉冲宽度。
现在的问题是信号压摆率如何提高一些，让信号收端脉冲好看些

ssf1994 · 发表于 2019-1-25 11:06:41

首先示波器的带宽确定够了？逻辑，芯片性能，i/o口速率，都会影响脉冲质量。我自己也在做高分辨率脉冲。能否把你得到的脉冲波形图给一下？看看效果

[讨论] FPGA产生并输出2ns脉宽的单个脉冲，如何提高脉冲沿的质量？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2