请大牛们帮我看看计数器设计的问题！感谢！

w703818060

我写了两个计数器，一个用来分频，一个用来定时。但是定时这边的计数器怎么都不工作，我是用SigalTap在板子上跑的，情况如下图所示，请问各位是怎么回事呢？首先是分频部分的代码

module Trig_10us(
output clk_100k,
input trig_en,clk,rst_p
);

reg [7:0] cnt_t;

always@(posedge clk or negedge rst_p)

if(!rst_p) cnt_t <= 0;

else if(trig_en) begin

if(cnt_t<8'd249) cnt_t <= cnt_t + 1;

else cnt_t <= 0;

end

else;


assign clk_100k = (cnt_t==8'd249)?1'b1:1'b0;

endmodule


后面是定时部分的代码
module Trig_500ms(
output trig,
input trig_en,clk_100k,clk,rst_p
);

reg [15:0] cnt;

always@(posedge clk or negedge rst_p)

if(!rst_p) cnt <= 0;

else if(trig_en&&clk_100k) begin

if(cnt<16'd49_999) cnt <= cnt + 1;

else cnt <= 0;end

else;

assign trig = (cnt==16'd1)?1'b1:1'b0;

endmodule

下面是SignalTap中的图片

SignalTap

lhw123

clk_100是否需要一直使能

w703818060

回复 2# lhw123


   您好，clk_100k是分频计数器里面出来的信号。我用来控制定时器每10us记一次数。clk时钟是25M

abab8780000

trig_en=1，clk_100k=1，但是cnt还是0，说明rst_p=0

轩辕紫冀

题主还是没有说清楚，clk_100k是否一直为1，如果它是跳变的，那么每变成0一次，定时器就清零一次，根本没法计数。

gaurson

两个模块例化的地方拿来看看？这两个clk_100是不是连在一起的？复位信号两边用的如果是同一个，应该不是复位问题。

越远

最好能看到整个工程。

shancjb

dingiexian