异步时钟域的TIG约束问题

yangchao1t · 发表于 2013-1-25 01:40:20

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

spartan6,ise14.2。两异步时钟域一个快时钟域，一个慢时钟域，因能保证慢时钟域采样数据是快时钟域的数据肯定保持稳定，则 HDL直接描述：
...
slow_d<=fast_d; // 注：slow_d寄存器在慢时钟域读写，fast_d 在快时钟域写，此条语句把逻辑运算后的结果传到慢时钟域的寄存器

在UCF里加上如下约束：
NET "u1/slow_d*" TNM = "sl";
NET "u2/fast_d*" TNM = "fa";
TIMESPEC TS_fa_sl = FROM "fa" TO "sl" TIG；

此约束本意是想ise 分析时序时不用分析“ slow_d<=fast_d”路径的时序，但par时ise 居然分析了这条路径的时序并报错（不满足setup）。
请问这是啥原因，我ucf哪没写对?

eaglelsb · 发表于 2013-1-25 15:35:58

要不直接写成这样
INST "u2/fast_d*" TIG;

你写的方法更接近SDC的格式，如果用 synplify的话，直接在里面约束下？
define_false_path -FROM "fa" -TO "sl"

yangchao1t · 发表于 2013-1-25 17:52:11

直接 "INST "u2/fast_d*" TIG; "不行，因为这样把快时钟域的 fast_d的路径也ignore了

asic_service · 发表于 2013-1-25 18:43:07

INST "u1/slow_d*" TNM = "sl";
INST "u2/fast_d*" TNM = "fa";
TIMESPEC TS_fa_sl = FROM "fa" TO "sl" TIG；

yangchao1t · 发表于 2013-1-26 13:13:55

都试过，加INST 和NET 是一样的，ISE都要分析这条路径

yangchao1t · 发表于 2013-1-29 17:45:51

期待解答

yangchao1t · 发表于 2013-1-30 11:13:05

谢谢
对，目的是的。
楼上的约束时钟方法是行的，但为啥直接约束数据寄存器不行想知道原因

asin28 · 发表于 2013-1-30 13:04:50

进来学习。

时钟约束不就是约束时钟么？还可以约束寄存器么？

demonsolar · 发表于 2013-1-30 15:38:53

INST "/*/u1/slow_d*" TNM = "sl";
INST "/*/u2/fast_d*" TNM = "fa";
TIMESPEC TS_fa_sl = FROM "fa" TO "sl" TIG；

warking · 发表于 2013-7-12 10:05:34

回复 1# yangchao1t

最近也在搞类似的问题，请教下楼主。为什么要设置TIG啊，这样怎么保证慢时钟域正确可以采到快时钟域的数据呢

[求助] 异步时钟域的TIG约束问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2