在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: aliceblue123

[原创] Verilog中while的用法

[复制链接]
发表于 2010-12-22 19:48:51 | 显示全部楼层
学习学习
发表于 2011-1-4 14:06:22 | 显示全部楼层
建议上源代码!

大家好帮忙分析!
发表于 2011-6-3 17:18:55 | 显示全部楼层
while有些综合器不支持的,这时用状态机控制吧,这用到了算法的硬件实现
发表于 2014-6-4 16:17:01 | 显示全部楼层
人家都说了是仿真用的,楼上一堆XX还在说综合不了云云,是个做数字的就不会用while去写电路
发表于 2014-6-5 13:04:04 | 显示全部楼层
while没法综合的,不建议使用
发表于 2014-6-5 13:04:56 | 显示全部楼层
用到循环的时候,可以用clk触发加计数器搞定
发表于 2014-6-5 14:13:38 | 显示全部楼层
有前途
发表于 2019-5-21 23:19:26 | 显示全部楼层
while主要用在测试仿真的tb文件编写
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 11:03 , Processed in 0.018939 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表