EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31146|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 192 193 194 195196197 198 199 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] Journal of Semiconductors_2014_A single-channel 10-bit 160 MSs SAR ADC in 65 nm CMOS	wkp1992101 2019-5-24	32120	synopsys552015 2019-5-24 20:13
[求助] DC综合	Gecy1226 2019-5-24	32937	Gecy1226 2019-5-24 17:32
spyglass检查代码问题 ...2	robberxiong 2009-7-2	1010420	厚娇07 2019-5-24 15:23
[求助] DC综合问题 ...2 3	菜鸟ASIC 2013-7-10	2114062	Gecy1226 2019-5-24 11:11
[求助] 关于db文件，如何查看有多少cell，多少时序的cell ...2	ziven 2018-10-12	1011070	衰神 2019-5-24 10:56
[原创] always @( in1） out1 = in1; 这样赋值一次的作用？	american007 2019-5-23	21753	american007 2019-5-23 20:30
[求助] 请教，写tb时怎么把某个内部信号写到txt文档里面去？ ...2	418478935 2014-6-20	127620	thedreamzxy 2019-5-23 17:43
[求助] SYSTEMVERILOG中，如何将STRUCT类型数据转换成数组类型？	cdsmakc 2015-5-24	23152	zsy5460 2019-5-23 13:10
[求助] 求arm AHB的verilog实现 ...2	xuebq2013 2013-7-10	1110241	zsy5460 2019-5-23 09:43
[求助] 为什么quartus编译成功后，生成不了tb文件	869756468 2018-12-11	11935	zsy5460 2019-5-23 09:39
[招聘] 深圳市芯天下技术有限公司热招岗位（深圳）	peterzhouyang 2019-5-23	01601	peterzhouyang 2019-5-23 08:44
[求助] 如下图：我是在仿真流程中出现的不定态不是没有复位！！！请问有哪些原因会导致中...	scofieldswq 2019-5-21	31796	zhang_2000 2019-5-22 21:42
[求助] 在使用Vavido生成DDR3的核时报错，请各位大佬进来看看！！！	kikazzx 2019-5-22	01886	kikazzx 2019-5-22 15:44
[求助] 大神们，假如没有一个电压对应的lib/db，DC或者PT有没有办法尝试分析一下	wownga 2019-5-22	01984	wownga 2019-5-22 09:57
[原创] Verilog中while的用法 ...2	aliceblue123 2010-12-18	1712182	zsy5460 2019-5-21 23:19
[求助] vivado综合报错没有连接管脚，在线等	fuxiaolicaicai 2019-5-21	13152	IC.Michael 2019-5-21 20:30
[原创] synopsys syn.2013.12-SP5-9_amd64 & common etc	guruzoa_naver 2015-7-10	23107	krxiaoyu 2019-5-21 11:13
[求助] 关于task调用问题	lyz5432 2012-9-30	88127	zsy5460 2019-5-21 10:52
[求助] 有一个2MHZ和100MHZ的混合信号，FIR是怎样实现过滤掉一个频率的信号的，能用公式表示出...	scofieldswq 2019-5-21	01682	scofieldswq 2019-5-21 10:32
[求助] 求助可综合的异步复位计数器Verilog设计 ...2	lwhlwh612 2019-5-17	154326	michxia 2019-5-21 09:35
[求助] FIR是怎样实现滤波的	谁枫而飘 2019-5-15	51803	masaka_xlw 2019-5-21 00:16
[原创] 请教verilog做asic设计，如何取余数 ...2	atlandis 2012-8-1	1017521	zsy5460 2019-5-20 14:11
[求助] 异步电路可以进行STA静态时序分析吗？	Tsuh2017 2019-5-13	711550	SimonZhamg 2019-5-19 21:10
[原创] 求助：DSP48E1问题	1252005989 2016-10-16	74027	厚娇07 2019-5-19 14:29
[原创] Verilog程序编译时出现的，求修改/ ...2 3	甲壳虫 2016-3-8	2013164	allen.comm 2019-5-19 13:19
[求助] 基于FPGA的双目高清视频图像采集与压缩存储 ...2	liu666666 2016-11-10	135361	fantasyy 2019-5-19 10:13
[求助] DDR3仿真中因不定态产生的问题，求助	fuxiaolicaicai 2019-5-17	21587	gaurson 2019-5-18 21:50
[求助] 全定制数字IC有前途么 ...2	UVM搬砖达人 2012-7-5	157323	转-轮-王 2019-5-18 20:39
[求助] 自主设计开发板FPGA芯片采购	lolina 2019-5-18	01654	lolina 2019-5-18 09:13
[求助] IBUFDS的输入数据为什么不能再驱动别的模块	18842568746 2019-5-17	11766	asic_service 2019-5-17 20:57
[求助] vcs安装后第一次使用依然爆出license的问题	koala1123 2013-7-28	37023	tom0626 2019-5-17 19:52
[原创] “10010”序列检测器的状态是7个还是5个？精华3 ...2 3 4 5 6..10	KevinIC 2011-6-1	9474105	cykablyat 2019-5-17 15:41
[求助] VCS中调用tcl脚本的问题	荆棘鸟OO 2019-5-17	22224	荆棘鸟OO 2019-5-17 15:02
[解决] Quartus16.0 prime 工具下载及破解	huzhao87 2017-4-21	13483	robber666 2019-5-17 14:11
[原创] 请教一个多维数组赋值的问题	daneast 2019-5-16	51987	daneast 2019-5-17 09:22

1 ... 192 193 194 195196197 198 199 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31146|排名: 7

快速发帖

浏览过的版块

站长推荐 /1