EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 17 |主题: 31127|排名: 17

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 192 193 194 195196197 198 199 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 全定制数字IC有前途么 ...2	isaacgsy 2012-7-5	157208	转-轮-王 2019-5-18 20:39
[求助] 自主设计开发板FPGA芯片采购	lolina 2019-5-18	01629	lolina 2019-5-18 09:13
[求助] IBUFDS的输入数据为什么不能再驱动别的模块	18842568746 2019-5-17	11722	asic_service 2019-5-17 20:57
[求助] vcs安装后第一次使用依然爆出license的问题	koala1123 2013-7-28	36978	tom0626 2019-5-17 19:52
[原创] “10010”序列检测器的状态是7个还是5个？精华3 ...2 3 4 5 6..10	KevinIC 2011-6-1	9473183	cykablyat 2019-5-17 15:41
[求助] VCS中调用tcl脚本的问题	荆棘鸟OO 2019-5-17	22147	荆棘鸟OO 2019-5-17 15:02
[解决] Quartus16.0 prime 工具下载及破解	huzhao87 2017-4-21	13443	robber666 2019-5-17 14:11
[原创] 请教一个多维数组赋值的问题	daneast 2019-5-16	51945	daneast 2019-5-17 09:22
[求助] RapidIO初始化问题	直行的螃蟹 2017-3-15	84725	redrose 2019-5-16 18:01
[其它] 论文查重	北纬30度 2019-5-16	02641	北纬30度 2019-5-16 16:20
[原创] 现在xilinx的算法设计，还有直接调用DSP48E的吗？	american007 2019-5-12	81885	chindis 2019-5-15 18:30
[求助] QUARTUS里某个信号的时序分析丢失(已解决)	djqlyy2922 2019-4-21	11509	zoe0615 2019-5-15 15:11
[求助] ncsim仿真求助，仿真跑死现象~	sanluht 2012-11-17	84769	zoe0615 2019-5-15 15:07
[求助] formality 求助	bettermanjh 2014-10-28	23768	zhy19870310 2019-5-14 17:24
[求助] 关于virtex6与virtex7选择的问题？	fkl523 2019-5-14	01623	fkl523 2019-5-14 17:11
[招聘] NOP	matlinsas 2019-5-14	01912	matlinsas 2019-5-14 13:22
[求助] DDR3读出的数据有问题，求大神指点	fuxiaolicaicai 2019-5-9	42165	fuxiaolicaicai 2019-5-13 22:23
[求助] 异步时钟域的TIG约束问题 ...2	yangchao1t 2013-1-25	1312171	IC.Michael 2019-5-13 20:41
[求助] verilog看门狗计时器寄存器变量保存问题？ ...2	whhit 2019-5-10	115089	入迷 2019-5-13 15:20
[求助] 【求助】关于数字部分和IP之间时序划分的问题	关森陌 2019-5-13	01727	关森陌 2019-5-13 11:07
[求助] Arria10 lvds tx 输出延迟难题	hongfeng575 2019-5-11	01584	hongfeng575 2019-5-11 15:26
[求助] design compiler估算power問題	paul09253336 2019-5-10	01646	paul09253336 2019-5-10 20:27
[原创] dump 波形，vcs运行到0ns不再向前跑	Carymao 2019-5-7	42522	果子狸哦 2019-5-10 17:58
[讨论] 请教一下，在ahb总线中突发burst的作用？	jazzlxl 2015-5-12	45032	zylxzxcyz 2019-5-10 17:24
[求助] 请问，always里最多可以@几个边沿敏感条件？	whhit 2019-5-8	72499	zfgu 2019-5-10 15:23
[求助] 基于ICAP实现MultiBoot的例程	zybsds 2017-5-12	12478	1292569609 2019-5-10 09:58
[原创] ASIC Design flow	prabakaran_vlsi 2019-5-9	11806	yangyuf 2019-5-9 16:30
[求助] arria10 iopll仿真相位不准？	hongfeng575 2019-5-9	01781	hongfeng575 2019-5-9 13:55
[原创] Vivado的Debugger抓取信号的数据导出以及解析方法	挂在天边的鱼 2016-12-29	69844	luckylkun 2019-5-9 11:22
[求助] 调用ATLPLL核报错	wq2020wdm 2019-5-8	42460	woai2020 2019-5-9 10:39
[求助] 关于射频开关转换时间的综合问题	jincong 2017-11-26	45520	18365405813 2019-5-8 20:23
[求助] 有谁用过xilinx displayport的IP吗？ License	hongfeng575 2017-5-18	53010	junjun8959 2019-5-8 13:42
[求助] Aurora 8b/10b IP模块的问题 ...2 3	lijinsong1986 2010-8-15	2917504	zm2903003030 2019-5-8 11:21
[求助] 关于FPGA实现万兆网口的参考资料	一世长安 2019-5-8	01656	一世长安 2019-5-8 09:05
[求助] vivado布局 ...2	谁枫而飘 2019-4-27	127160	谁枫而飘 2019-5-7 19:17

1 ... 192 193 194 195196197 198 199 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 17 |主题: 31127|排名: 17

快速发帖

浏览过的版块

站长推荐 /1