在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1594|回复: 3

[讨论] parameter 二维数组 讨论

[复制链接]
发表于 2019-6-20 16:27:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verilog 中定义一个parameter rc[0:63][0:15] 即rc是一个64行每行16列的二维数组,每个数据16bit;
那么可以向下面这样使用嘛?

wire  [15:0]  a ;

wire  [7:0]   b   ;
wire  [3:0]   c   ;

assign   a = rc[b] [c] ;

感觉这样是有问题的? 那个大神指导一下 多谢


发表于 2019-6-20 18:51:12 | 显示全部楼层
直接modelsim编码,DC/Vivado综合就知道了。
 楼主| 发表于 2019-6-21 15:52:24 | 显示全部楼层
已经解决了多谢
 楼主| 发表于 2019-6-26 17:38:13 | 显示全部楼层
为啥不能删除已经发的帖子?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 12:07 , Processed in 0.015704 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表