在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4269|回复: 18

[求助] PCIe在RC模式下的工作机制

[复制链接]
发表于 2016-11-18 08:28:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
PCIe在RC模式下的工作机制,请交流。
发表于 2016-11-18 08:39:15 | 显示全部楼层
这个话题好宽泛啊。。。。
 楼主| 发表于 2016-11-18 09:13:06 | 显示全部楼层
回复 2# daviehj

具体是通过FPGA实现PCIe在RP模式下的功能,FPGA利用PCIe接口去读写其下的PCIe设备。做EP的操作可以实现,针对做RP而言,分为几个步骤才能实现该功能。
 楼主| 发表于 2016-11-18 14:22:09 | 显示全部楼层
本帖最后由 我们的事业 于 2016-11-18 16:41 编辑

基于FPGA实现PCIe在RP模式下的功能,逻辑驱动需要做哪些事情?
发表于 2016-11-18 23:41:01 | 显示全部楼层
回复 4# 我们的事业


   这种系统性的问题,挺难一两句话说完。。。。够写一本书的了。
 楼主| 发表于 2016-11-19 15:16:32 | 显示全部楼层
回复 5# acgoal


    能否给个方向,从哪里入手进行开发,不胜感激!
发表于 2016-11-19 15:27:42 | 显示全部楼层
看看xilinx或者altera的例子吧,读读源代码,读读pcie的规范
 楼主| 发表于 2016-11-19 18:16:10 | 显示全部楼层
回复 7# bodhi163

有没有RP模式下成功的经验
发表于 2016-11-20 10:36:19 | 显示全部楼层
回复 6# 我们的事业

针对你的问题,我也有两个问题。
   1. 你是要设计RP这个IP呢,还是已经有了IP。你需要设计接口将IP挂载到cpu系统总线上。   2. 还是上层逻辑你们也开发好了,现在是要做驱动?驱动是操作系统层面了。

这两者一个是硬件问题,一个是软件问题。
 楼主| 发表于 2016-11-20 20:59:19 | 显示全部楼层
回复 9# acgoal


   是这样子的,我的理解是有现成的IP核,直接拿来用,我们做个接口。同时,逻辑进行驱动实现配置的功能,没有cpu什么事,完全是硬件自己玩。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 23:27 , Processed in 0.021585 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表