设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论
收藏本版 (97) |订阅

IC验证讨论 今日: 0|主题: 6695|排名: 36 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
Calibre xRC  ...2 simufox 2007-12-20 146292 ricvadim 2020-3-21 15:19
[求助] 请教通用MCU里面Switch matrix的验证 ys82 2020-3-16 21557 ys82 2020-3-20 17:29
[求助] response问题！！ attach_img liuruiyang 2020-3-17 61553 gaurson 2020-3-19 18:32
[求助] 小白的SV学习之路——关于fork_join块疑问 attach_img Traviss 2020-3-17 73218 阿莹的三石 2020-3-18 20:45
悬赏 [求助] eda服务器如何管理 - [悬赏 100 信元资产] luoyanghero 2019-10-23 72553 ricvadim 2020-3-18 13:46
[求助] uvm scoreboard接收到两组数据，但是check_phase中只info了一次 新人帖 attach_img youraoziyan 2020-3-16 33265 youraoziyan 2020-3-17 12:49
[求助] 萌新不懂就问，关于SystemVerilog驱动同步接口部分 attach_img Traviss 2020-3-14 81997 Traviss 2020-3-16 16:09
[求助] 如何添加fsdb文件 新人帖 eextw6 2020-3-14 21630 eextw6 2020-3-16 10:37
[求助] 小白现在开始学习验证还来得及吗 新人帖 attach_img Dittola 2020-3-2 72852 空白MAX 2020-3-15 17:56
[求助] 1 新人帖 attach_img GloriaA 2020-3-10 54325 空白MAX 2020-3-15 17:48
[资料] 发一个vcs（vhdl+verilog）运行的可用makefile文件 attachment  ...2 MyMuMu 2015-10-19 136372 365994596 2020-3-15 10:41
[求助] 如何让cadence像calibre一样生成drc错误汇总的html文件？ madpiano 2020-2-28 1958 madpiano 2020-3-15 09:13
[转贴] Cadence DRC 如何检查矩形是否有倾斜？ attach_img  ...2 madpiano 2020-2-19 122963 madpiano 2020-3-15 09:08
[求助] UVM1.1应用指南及源代码分析 第一章的例子代码  ...2 wangyukan 2014-8-14 116701 ibubapa 2020-3-14 12:06
[求助] 能够看得懂uvm源代码的进来看看 attach_img  ...2 lalala. 2018-9-5 104466 ibubapa 2020-3-14 11:59
[求助] 关于怎么确定时钟域 zjt412 2015-4-10 52482 kevin249 2020-3-13 14:42
[求助] 求助！如何利用其他组件端口来进行组件控制？ 新人帖 LvAng123 2020-3-5 11080 寂寞的羔羊 2020-3-13 08:59
[求助] 问大家一个sv中的关于数据类型的问题  ...2 mioyo 2020-3-6 103474 寂寞的羔羊 2020-3-13 08:56
[求助] mentor 公司的 CDC Formal工具问题  ...2 wodedipanhhhh 2014-9-4 106049 azkandf 2020-3-12 19:03
[原创] 个人意见：ASIC 前端功能验证等级与对应年薪划分  ...23456..12 zhhzhuawei 2010-3-13 11138069 kang.kang 2020-3-12 16:07
[求助] Formality验证过程求助 gavina_zhao 2020-2-18 11224 ricvadim 2020-3-12 14:42
[求助] 想像大家请教一些学习sv的资料和一些能够学习的网站 mioyo 2020-3-8 21400 trenius 2020-3-11 15:42
[求助] verdi两次打开的波形不一致 静心聆听 2020-3-9 92427 静心聆听 2020-3-10 19:42
[求助] gcc编译错误返回值问题 新嘴小王安子 2020-3-9 21478 新嘴小王安子 2020-3-10 12:38
[求助] 大家好，我用SV新写了一个TESTBECH，但是在仿真的时候，只能看见时钟信号 mioyo 2020-3-7 11591 gaurson 2020-3-8 20:15
[招聘] 诚聘FPGA/IC设计及验证工程师 longge1986 2020-3-7 01567 longge1986 2020-3-7 18:27
[招聘] 【北京计算机技术及应用研究所】诚聘FPGA/IC设计及验证工程师 yreyra 2020-3-7 11518 yreyra 2020-3-7 12:28
[原创] 测试点应该如何分解？ #新人求解 新人帖 attach_img Roy_Sue 2020-2-19 74757 linzhang 2020-3-6 17:59
[求助] 在用Modeisim编译interface.sv的时候，提示modport为语法错误，求大神答疑解惑 新人帖 mioyo 2020-3-4 41797 mioyo 2020-3-6 10:16
[求助] ic5141 USR版本cadence仿真Veriloga出现错误 LEILUO 2017-4-23 12139 阿布三三 2020-3-5 15:00
[讨论] 拼芯片验证课程 trenius 2020-3-4 41939 yue6688 2020-3-5 12:08
[求助] 把uvm-1.1复制到仿真目录下 编译报错 attach_img dyytx 2016-11-10 72355 1074597891 2020-3-4 20:36
[求助] 请教DC综合中经过PLL后的时钟该怎么设置 tntdog 2012-6-15 310705 tvman2015 2020-3-4 17:33
[招聘] 北京三星通信研究院招聘IC验证工程师和实习生 liyandong1216 2017-8-31 22109 yue6688 2020-3-3 16:56
[求助] setup.vcs source后提示setenv命令找不到 attach_img momoi11 2015-9-26 33229 yue6688 2020-3-3 12:02
下一页 »
1 ...686970717273747576... 192下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-22 13:40 , Processed in 0.027739 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块