在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1858|回复: 1

[求助] NC-verilog怎么搭建UVM验证环境?

[复制链接]
发表于 2020-11-9 21:51:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,目前只会使用NC-verilog验证某个模块,就是生成一个Testbench和一个激励,如果要搭建基于UVM的验证环境,应该怎么做呢?或者有什么相关的资料吗?
发表于 2020-11-10 15:49:14 | 显示全部楼层
下载张强《UVM实战》里面的例子,直接用就行
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-13 23:31 , Processed in 0.013528 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表