在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (109) |订阅

IC验证讨论 今日: 0|主题: 6917|排名: 13 

[求助] SV断言求助 attach_img  ...2 sofan 2014-1-13 1713789 新嘴小王安子 2020-11-24 13:46
[求助] 谁知道我这a1的信号要怎么给呀 attach_img  ...2 王钰 2020-11-13 104357 新嘴小王安子 2020-11-23 18:41
[求助] uvm中寄存器模型uvm_reg_bit_bash_req方法使用出错 elec056 2017-3-27 24282 海思模拟ic 2020-11-20 20:24
[求助] 在QusetaSim下做UPF仿真时,电源始终无法打开 新人帖 attach_img W_Gaia 2020-10-30 32159 W_Gaia 2020-11-20 17:31
[求助] DPI如何传递32位以上的数据 lishuxuan 2020-11-19 12042 lishuxuan 2020-11-20 16:04
[求助] UVM中类的例化用new和create有什么不同?什么时候可以用new?什么时候该用create?  ...2 Jackey_xiao 2014-2-15 1212728 seuzhangle 2020-11-20 13:27
[求助] 如何使用questa sim启动UVM平台 attach_img aixuexidewa 2020-10-23 12152 笃定 2020-11-19 15:58
[求助] 用urg命令合并覆盖率时,总提示tgl不对 thx02334 2014-7-17 85525 fangxing523 2020-11-19 15:26
[求助] formality工具验证求助! Qzzz123 2020-11-18 01681 Qzzz123 2020-11-18 10:05
[求助] 有验证的朋友想换工作的吗(急)? tiger_asic 2020-10-21 22208 tiger_asic 2020-11-17 16:35
[求助] formality工具验证问题!!! Qzzz123 2020-11-4 53029 anpengfei 2020-11-17 01:40
[求助] gvim 标签页管理 attach_img zhangdeshuai 2020-11-15 52475 zhangdeshuai 2020-11-16 18:05
[求助] 关于vcs编译和运行时候的寄存器初始化问题 新人帖 高乐 2020-11-13 36545 高乐 2020-11-16 09:54
[求助] 有做过UART2BUS的开源项目吗,求指导 aixuexidewa 2020-11-10 62356 aixuexidewa 2020-11-13 18:52
[求助] questa编译uvm组件不通过 新人帖 wxy123 2020-9-3 11734 张崇钰 2020-11-13 16:07
[求助] perl脚本问题求助 attach_img qq781946487 2020-11-12 12098 A1985 2020-11-12 18:28
[求助] UVM寄存器模型能否对寄存器中的某个域单独操作 新人帖 litengmu64 2020-11-10 53004 张崇钰 2020-11-12 14:17
[求助] questasim怎么进行部分的notimingcheck 新人帖 qq82061489 2020-11-12 01778 qq82061489 2020-11-12 11:33
[讨论] sysnopsys attach_img 石头111 2020-11-9 22393 石头111 2020-11-11 15:26
[求助] NC-verilog怎么搭建UVM验证环境? just_meme 2020-11-9 12193 诸葛小天 2020-11-10 15:49
[求助] 有什么办法直接打开vcd文件看波形吗? 新人帖 jzyfff 2020-11-9 58776 jzyfff 2020-11-10 15:06
[招聘] 【北京/成都】奕斯伟AI芯片招聘 attach_img chenyunxin 2020-11-9 02627 chenyunxin 2020-11-9 23:11
[求助] systemverilog的断言放在什么位置呢? bbpfancy 2013-9-26 87289 iNostory 2020-11-9 20:20
[求助] uvm sequence 发生错误的crc的包,怎么搭建 dyytx 2016-10-23 94811 gzy123456789 2020-11-9 15:50
[原创] 关于UVM中C model的理解和Cookbook中如何引入C_based_stimulus 完整实例 attachment leapoo 2014-7-25 24214 琴声悠扬 2020-11-9 15:13
[求助] 有人看过《UVM实战》第二章的波形嘛?为什么rxd,rx_dv这些数据都是x态? attach_img 梦醒依惜醉 2020-11-9 01857 梦醒依惜醉 2020-11-9 14:52
悬赏 [原创] uvm_test中的相关问题 - [悬赏 1 信元资产] attach_img mioyo 2020-10-23 63389 mioyo 2020-11-6 14:55
[讨论] 请问各位大佬,使用verdi优缺点有哪些? 新人帖 梦醒依惜醉 2020-9-29 64012 saipolo 2020-11-6 09:50
[原创] Systemverilog语法问题分析——BNF使用方法 新人帖 zhuyimang 2020-11-5 13036 saipolo 2020-11-6 09:48
[求助] 求助:如何写ralf文件? oscillator_cn1 2012-7-11 610682 guoshuai1029 2020-11-5 14:54
[原创] mark下nc code cov排除某个signal或者signal[bits] attach_img anpengfei 2020-11-2 01847 anpengfei 2020-11-2 19:54
[求助] Asseration的实际应用场景?  ...2 zqq624723237 2018-8-16 127307 iNostory 2020-10-30 22:05
[求助] 请问一下systemverilog 断言中assume 和assert的区别  ...2 interlm 2012-8-3 1415993 iNostory 2020-10-30 21:51
[求助] 断言相关问题 attach_img  ...2 新嘴小王安子 2020-10-27 104177 新嘴小王安子 2020-10-30 19:40
[求助] 使用modelsim后仿,但无法调用库文件的问题 attach_img Fomalhaut 2020-10-29 01581 Fomalhaut 2020-10-29 12:26
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-19 03:12 , Processed in 0.021807 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块