在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
收藏本版 (114) |订阅

IC验证讨论 今日: 3 |主题: 6968|排名: 16 

[求助] VCS后仿报错 anpengfei 2020-9-10 42681 anpengfei 2020-9-11 11:58
[求助] vcs,modelsim,ncverilog能读波形文件作为激励吗 saicom 2020-9-9 33186 saipolo 2020-9-10 19:18
[求助] uvm中进行软件复位和硬件复位的功能覆盖具体怎么收集 851018986 2020-9-4 62786 gaurson 2020-9-8 15:25
[求助] 利用uvm验证方法来验证iscas89基准电路,需要知道电路的功能吗 lqqqqqq 2020-9-5 02464 lqqqqqq 2020-9-5 11:32
[求助] uvm scoreboard 信息比对不对 zhouyunlu 2020-9-4 43571 789ww 2020-9-4 17:07
[原创] 请问女生做IC验证职业发展怎么样?  ...23 tuzituzituzi 2016-10-18 2616485 StephenChan 2020-9-4 11:54
[原创] UVM中如何等待一个packet的到来 zhouyunlu 2020-9-3 52756 anpengfei 2020-9-4 09:48
[原创] 【VCS】DVE detected a severe runtime error moyvdu 2020-9-3 03119 moyvdu 2020-9-3 09:04
[求助] Questa10.4e编译sv出错 新人帖 CHEN1119493955 2020-9-1 21983 CHEN1119493955 2020-9-2 18:31
[求助] NC verilog run code coverage not merge 789ww 2020-9-2 11921 A1985 2020-9-2 15:54
[讨论] field automation 的UVM_DEFAULT宏 诸葛小天 2020-9-1 22527 诸葛小天 2020-9-1 21:21
[原创] 验证功能点提取 chip_z 2020-8-31 33547 anpengfei 2020-9-1 14:14
[求助] 双口sram的vcs后仿真违例  ...2 dy19870425 2020-7-26 127495 dy19870425 2020-9-1 09:41
[求助] 哪位大哥有VCS/VCS MX LCA Features Guide手册 zhangjilong 2020-8-28 22505 zhangjilong 2020-8-31 10:36
[求助] VCS前仿时 慢时钟踩不到快时钟数据 liuyangqwin2 2020-8-27 42526 liuyangqwin2 2020-8-28 19:38
[原创] uvm config db set 和 get问题讨论 zhouyunlu 2020-8-27 32689 zhouyunlu 2020-8-27 18:02
[求助] DUT内部子模块验证 anpengfei 2020-8-24 52798 kang.kang 2020-8-26 11:30
[求助] 请问获得代码覆盖率结果后是否有工具对其分析?是否可以通过一个脚本来生成分析报告? 新人帖 KGback 2020-8-24 41990 gaurson 2020-8-25 17:35
[求助] 如何在spyglass中设置Maximum permissible error? tyronechyi 2020-8-25 01611 tyronechyi 2020-8-25 15:15
[求助] vcs仿真FPGA(altera)找不到work.top_tb 新人帖 shuidi 2020-8-23 02853 shuidi 2020-8-23 11:24
[求助] systemverilog中断言until的语法有大神介绍一下么? 新人帖 suosuo0624 2020-8-19 63363 dullman 2020-8-22 00:43
[求助] questasim 10.6c安装后出现bad window path错误 新人帖 爱的魔力转圈圈 2020-8-21 02145 爱的魔力转圈圈 2020-8-21 15:37
[求助] could not open compile ahdlcmi module library  ...23 wjr880301 2012-8-21 2718878 gugu810 2020-8-19 09:15
[原创] 使用vcs添加覆盖率仿真,仿真异常!  ...2 我不是三毛 2019-11-22 104719 matthew_huzj 2020-8-17 11:40
[求助] 乘法器计算需要多少cycle yuwanyu 2019-8-5 65703 易素心 2020-8-17 02:00
[求助] irun 如何dump memory 里的数据 wxd_rf_zhikun 2020-8-13 32346 wxd_rf_zhikun 2020-8-16 21:53
[求助] 关于RHEL6.4 下安装QUESTASIM64位的问题 AnswerLJ 2016-9-9 23640 pengyuan0820 2020-8-15 11:56
[求助] 编译出错:UVM的基类无法识别 鸥鸟忘机 2015-12-3 44722 swordiel 2020-8-14 16:38
[求助] 虚拟机verdi 破解之后无法启动verdi 新人帖 莲心禅韵 2020-4-4 34389 henryshen2000 2020-8-13 17:32
[求助] system Verilog和C之间可以进行互联吗? jayne 2009-12-30 83464 cofd0nut 2020-8-11 20:16
[讨论] 大家都是用什么工具链接服务器的呢? ajzcr 2015-9-11 62901 ZplusMAN 2020-8-11 13:20
[求助] 关于ptpx报的averaged和time_based的结果 zjt412 2014-7-21 23292 Amaple 2020-8-11 12:30
[求助] formality中出现unmatched points odielpx 2011-10-25 911713 ZHZIC 2020-8-9 12:06
[原创] questasim仿真时delta cycle问题 tangchongyue 2020-7-29 25283 tangchongyue 2020-8-7 21:56
[资料] a practical guide for systemverilog assertions vijayaraghavan ramanathan下载  ...2 alien920804 2014-4-28 1910571 jimcmwang 2020-8-7 11:04
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-16 15:58 , Processed in 0.019963 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块