在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 13809|回复: 26

[原创] 请问女生做IC验证职业发展怎么样?

[复制链接]
发表于 2016-10-18 21:21:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好!我现在读研二,研究方向是形式验证。本科和硕士都学的软件,现在由于一些原因现在研究硬件形式验证,明年找工作,想问问大家硬件形式验证的工作如何?我的基础不是很好,现在正在学习数字系统设计和verilog,如果想找验证方向的工作需要增强拿些技能呢?
谢谢~
发表于 2016-10-19 07:36:06 | 显示全部楼层
回复 1# tuzituzituzi


   验证的话,system verilog是要学习的,uvm方法学最好也接触一些。不过你说的形式验证,好像和我们所说的验证不一样吧。
 楼主| 发表于 2016-10-19 09:19:32 | 显示全部楼层
回复 2# acgoal


   谢谢您的指导!现在就在担心学术研究与实际找工作的技能学习差别太大~所以想学习一些工作上的要求。请问公司里面做形式验证多么?Synopsys和Cadence也有一些形式化验证工具,需要学习么?
发表于 2016-10-20 15:52:35 | 显示全部楼层
回复 3# tuzituzituzi


   形式验证是综合之后的事情了,偏后端了。验证是功能仿真,主流是用uvm搭testbench验证咯,研三毕业狗一枚。。
 楼主| 发表于 2016-10-20 18:49:04 | 显示全部楼层
回复 4# 秦一1994


   谢谢~我们主要的研究方向是前端的形式验证,主要是功能性质检验~不知道公司目前有这个方向的工作么
发表于 2016-10-20 22:40:10 | 显示全部楼层
我没听说过有公司找人专门做形式验证的,除非synopsys这样的EDA公司。
 楼主| 发表于 2016-10-21 12:46:22 | 显示全部楼层
回复 6# djhme


   好的呢~谢谢解答
发表于 2016-10-21 15:57:06 | 显示全部楼层
回复 5# tuzituzituzi


      这个不太清楚,我们一般都是分前端设计、前端验证、综合(包括formality)、place&&route。有机会的话 你可以去外企实习实习,比如nv啊 amd这些。 小公司估计是都要做的
发表于 2016-10-22 08:31:18 | 显示全部楼层
回复 3# tuzituzituzi


   你所说的前端形式验证,应该是formal吧,例如cadence的jasper。这一类验证目前在业界属于比较先进的,他们的思路和UVM这一类的方法学完全不一样,未来的验证一大研究方向,现在很多公司都在introduce这方面的工具和验证流程,个人觉得值得研究。只是做验证的话,不必要只局限于这个,uvm方法学还是必须要会的。两者兼备,找工作更有把握了。
发表于 2016-10-22 09:23:44 | 显示全部楼层
回复 1# tuzituzituzi


   formal check 还是有点窄,很多公司里formality的工作都不会由专门的人做。建议还是扩宽下自己学的东西,可以考虑向前端验证发展,了解些UVM的知识,验证还是很好找工作的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 17:34 , Processed in 0.024945 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表