在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (97) |订阅

IC验证讨论 今日: 0|主题: 6695|排名: 36 

[求助] monitor相关的几个问题 新人帖 Vline 2019-11-18 31884 Vline 2020-1-7 11:25
[求助] system verilog不同线程可以公用task吗? 静心聆听 2019-4-30 22017 justin371 2020-1-7 11:15
[求助] verdi 创建temporate flow view 失败 西瓜快走 2020-1-3 11486 A1985 2020-1-5 21:52
[求助] interface里面定义了wire类型变量,在driver里面如何赋值?  ...2 宋凡 2019-10-25 193802 喀什的哈斯光大 2020-1-3 16:56
[求助] 请问不同seed run出来的覆盖率可以合并吗? 新人帖  ...2 13585652748 2019-11-28 113276 liuchaogogo 2019-12-25 14:17
[求助] 关于systemverilog的dist问题 静心聆听 2019-12-6 63531 dddddtian 2019-12-24 16:26
[求助] 请教下,关于UVM+VCS 下license的问题 新人帖 e2top_lxj 2019-12-23 01448 e2top_lxj 2019-12-23 23:36
[求助] 请教个关于UVM里面的例子如何运行的菜鸟问题 meijingguoyu 2013-12-27 52705 gongchengshi 2019-12-23 22:16
[求助] sv里面怎么把字符串变成原来的类型 nudtfei 2019-12-20 31375 mcm908911 2019-12-23 10:46
[求助] 信号路径引用带有变量问题 zhangdeshuai 2019-12-19 31332 gaurson 2019-12-21 17:13
[求助] 求助:vcsmx200606和verdi的link问题----特别感谢!  ...2 kurtcxw 2011-3-3 117681 saipolo 2019-12-21 15:15
[求助] 怎么避免reset阶段的时序检查? dragontail 2019-11-21 32154 saipolo 2019-12-21 12:38
[招聘] 上海浦东招聘IC验证工程师  ...2 chrissirhc 2018-11-23 103717 chrissirhc 2019-12-20 11:40
[求助] vcs网表仿真特别的慢都是什么原因 851018986 2019-12-18 22789 saipolo 2019-12-19 21:37
[求助] Gate level simulation时,add_seq_delay适合什么场景? attach_img aquasnake 2019-12-18 44958 gaurson 2019-12-19 18:58
[求助] 脚本搭建UVM验证平台 静心聆听 2019-9-24 92089 east1203 2019-12-19 11:57
[求助] 嵌入式软件开发转IC验证,需要哪些基础和专业软件??? 新人帖 hughs 2019-12-10 62524 年轻的韭菜 2019-12-16 09:09
[讨论] systemverilog源文件中包含verilog2001的keyword怎么仿真 gdsgdj 2017-5-17 22608 edacw 2019-12-13 13:23
[求助] VHDL和SV混仿通不过 mcm908911 2019-11-25 31621 alhoceima111 2019-12-13 12:45
[求助] prime time出现警告 714453155 2012-1-10 43463 那棵树没有生气 2019-12-12 15:03
[讨论] 在搭验证平台的时候,结果的比对放在哪里比较合适 lalala. 2019-12-5 31476 cuso4 2019-12-10 18:35
[求助] 写interface assertion需要如何看书 小科白菜 2019-12-6 21108 saipolo 2019-12-8 13:49
[求助] I2C里面SCL是周期性的吗? attachment  ...2 frankobvip 2019-11-26 136699 frankobvip 2019-12-5 17:37
[求助] 关于system verilog的automatic问题 attach_img 静心聆听 2019-12-3 73276 A1985 2019-12-4 09:27
[求助] 怎么用dve查看单个case的覆盖率?  ...2 静心聆听 2019-11-22 114482 mar 2019-12-2 11:24
[原创] 讨论一下IC验证流程 Willa.Wei 2019-10-29 61808 yue6688 2019-11-29 12:00
[原创] 实践systemverilog, UVM, python, perl, C++代码的好地方  ...23456 mayzhao 2015-2-2 5725440 mienj 2019-11-28 11:36
[求助] 关于PR CTS后sta 分析对 clock 的约束 haier822 2019-11-27 01239 haier822 2019-11-27 13:44
[讨论] 现在公司验证是用SV、C、UVM、C++? east1203 2019-11-14 62607 cuso4 2019-11-26 19:40
[招聘] 上海AI芯片公司招设计、验证(工作地点上海、北京可选) zuiqiangzhe 2019-11-25 01566 zuiqiangzhe 2019-11-25 16:01
[求助] 各位前辈,小弟有一个困扰已久的问题,想请教请教 gghr 2019-8-20 71895 年轻的韭菜 2019-11-25 13:38
[求助] cadence ic5141为什么会出现下面错误提示? attach_img icyevilion 2012-9-13 52901 nasirkhanpak25 2019-11-24 22:07
[原创] 寄存器模型问题 attach_img ICSYS 2019-11-13 82524 寂寞的羔羊 2019-11-22 14:51
[求助] 关于关键字ref的使用问题 静心聆听 2019-11-19 61727 寂寞的羔羊 2019-11-22 14:40
回复: 求助:写一个小程序用C-shell和perl attachment  ...23 humann 2009-10-23 207605 cdting 2019-11-22 11:57
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-22 13:35 , Processed in 0.026728 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块