[讨论] 时钟分频模块延时输出的作用

发表于 2020-7-20 20:24:33 | 显示全部楼层 |阅读模式

您需要登录才可以下载或查看，没有账号？注册

大神好，最近看验证的一些文档，其中有的文档中提到，”时钟分频模块设计时，时钟分频寄存器，延迟0.2ns，其他寄存器，延迟0.3ns，分频的原时钟，在输出前延迟0.2ns对齐“，这些延时是什么作用，是不是为了模仿实际的路径延时，还是为了其他的原因

GMT+8, 2025-9-16 09:23 , Processed in 0.011372 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

账号		自动登录	找回密码
密码			注册

站长推荐 /1