在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
收藏本版 (114) |订阅

IC验证讨论 今日: 1 |主题: 6968|排名: 16 

[求助] formality工具验证求助! Qzzz123 2020-11-18 01793 Qzzz123 2020-11-18 10:05
[求助] 有验证的朋友想换工作的吗(急)? tiger_asic 2020-10-21 22450 tiger_asic 2020-11-17 16:35
[求助] formality工具验证问题!!! Qzzz123 2020-11-4 53451 anpengfei 2020-11-17 01:40
[求助] gvim 标签页管理 zhangdeshuai 2020-11-15 52696 zhangdeshuai 2020-11-16 18:05
[求助] 关于vcs编译和运行时候的寄存器初始化问题 新人帖 高乐 2020-11-13 37267 高乐 2020-11-16 09:54
[求助] 有做过UART2BUS的开源项目吗,求指导 aixuexidewa 2020-11-10 62602 aixuexidewa 2020-11-13 18:52
[求助] questa编译uvm组件不通过 新人帖 wxy123 2020-9-3 11906 张崇钰 2020-11-13 16:07
[求助] perl脚本问题求助 qq781946487 2020-11-12 12348 A1985 2020-11-12 18:28
[求助] UVM寄存器模型能否对寄存器中的某个域单独操作 新人帖 litengmu64 2020-11-10 53327 张崇钰 2020-11-12 14:17
[求助] questasim怎么进行部分的notimingcheck 新人帖 qq82061489 2020-11-12 01900 qq82061489 2020-11-12 11:33
[讨论] sysnopsys 石头111 2020-11-9 22659 石头111 2020-11-11 15:26
[求助] NC-verilog怎么搭建UVM验证环境? just_meme 2020-11-9 12458 诸葛小天 2020-11-10 15:49
[求助] 有什么办法直接打开vcd文件看波形吗? 新人帖 jzyfff 2020-11-9 59585 jzyfff 2020-11-10 15:06
[招聘] 【北京/成都】奕斯伟AI芯片招聘 chenyunxin 2020-11-9 02822 chenyunxin 2020-11-9 23:11
[求助] systemverilog的断言放在什么位置呢? bbpfancy 2013-9-26 87557 iNostory 2020-11-9 20:20
[求助] uvm sequence 发生错误的crc的包,怎么搭建 dyytx 2016-10-23 95181 gzy123456789 2020-11-9 15:50
[原创] 关于UVM中C model的理解和Cookbook中如何引入C_based_stimulus 完整实例 leapoo 2014-7-25 24489 琴声悠扬 2020-11-9 15:13
[求助] 有人看过《UVM实战》第二章的波形嘛?为什么rxd,rx_dv这些数据都是x态? 梦醒依惜醉 2020-11-9 01988 梦醒依惜醉 2020-11-9 14:52
[原创] uvm_test中的相关问题 - [悬赏 1 信元资产] mioyo 2020-10-23 63670 mioyo 2020-11-6 14:55
[讨论] 请问各位大佬,使用verdi优缺点有哪些? 新人帖 梦醒依惜醉 2020-9-29 64347 saipolo 2020-11-6 09:50
[原创] Systemverilog语法问题分析——BNF使用方法 新人帖 zhuyimang 2020-11-5 13363 saipolo 2020-11-6 09:48
[求助] 求助:如何写ralf文件? oscillator_cn1 2012-7-11 610989 guoshuai1029 2020-11-5 14:54
[原创] mark下nc code cov排除某个signal或者signal[bits] anpengfei 2020-11-2 01981 anpengfei 2020-11-2 19:54
[求助] Asseration的实际应用场景?  ...2 zqq624723237 2018-8-16 127809 iNostory 2020-10-30 22:05
[求助] 请问一下systemverilog 断言中assume 和assert的区别  ...2 interlm 2012-8-3 1416647 iNostory 2020-10-30 21:51
[求助] 断言相关问题  ...2 新嘴小王安子 2020-10-27 104603 新嘴小王安子 2020-10-30 19:40
[求助] 使用modelsim后仿,但无法调用库文件的问题 Fomalhaut 2020-10-29 01682 Fomalhaut 2020-10-29 12:26
[讨论] 关于UVM virtual function 语法的讨论 Freaco 2020-10-19 63055 xlteam2 2020-10-27 22:43
[求助] formality使用问题 Qzzz123 2020-10-27 32069 Qzzz123 2020-10-27 20:06
[求助] VCS的message解释去哪里可以查到? 摸摸肉肉 2020-10-26 31905 gaurson 2020-10-27 18:06
[求助] $deposite赋初值后,对应的信号不再被改变? Clancey 2020-10-23 43841 zhuyi1234567899 2020-10-26 16:08
[求助] 针对round robin arbiter 的验证策略 新人帖 609898665@qq.co 2020-10-21 12441 vulture09 2020-10-22 17:32
[求助] WDT看门狗问题请教各位大佬 梦醒依惜醉 2020-10-21 22215 vulture09 2020-10-22 17:27
[招聘] 【南京】招聘IC验证工程师 classfor 2020-10-21 02129 classfor 2020-10-21 19:28
[求助] sv仿真请教(小白) 你是我的好运 2020-10-15 64413 幽默桃子 2020-10-20 22:21
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-16 03:00 , Processed in 0.022579 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块