vcs仿真FPGA(altera)找不到work.top_tb

shuidi

使用uvm搭建验证环境，vcs仿真FPGA(altera) ,使用vlogan -work altera_lib altera_mf.v分析altera文件，把库文件映射到synopsys_sim.setup中，然后使用vcs $(vcs_option) work.top_tb -l case.log ，top_tb.sv 是uvm验证环境顶层文件，现在出现的问题是：source file "work.top_tb"cannot be opened for reading due to"No such file or directory" ,请大家帮忙如何解决，谢谢！