数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30108|排名: 15

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 10 11 12 131415 16 17 18 ... 861 / 861 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] synplify 综合错误求助：Port on Chip drives PAD loads and non PAD loads	xdylang 2012-11-13	415927	冷面颠狂人 2013-3-3 19:40
[活动] 【zynq征文】Zynq在Vivado的应用、源码 ...2 3 4 5 6	gaochy1126 2013-2-20	5215807	MCaptain 2019-8-30 17:34
[求助] verilog实现FFT和viterbi算法	441307320 2012-12-25	515865	orlye 2012-12-27 22:00
chipscope看不到数据波形	ljsu0203 2009-8-19	915861	windhood911 2010-4-12 18:52
[解决] 时序反标问题 ...2	otogyg 2012-4-6	1315855	renfz 2017-11-16 10:39
[原创] altera 的fir ip核使用经验和问题 ...2 3	weizhiheng 2014-2-18	2915810	weizhiheng 2021-7-26 22:12
[求助] 关于截位的问题	691564736 2013-9-9	215794	hbhdzyj 2013-12-12 11:36
请问designware 怎么在fpga上应用？ ...2 3 4	sylkyo 2008-6-3	3915755	heidong123 2024-4-8 17:27
[资料] icc怎么做出来H clock tree	lvgf0301 2020-5-19	915752	singyys 2022-12-16 11:16
[求助] modelsim仿真ddr2问题 ...2 3 4	easychen 2012-3-22	3915673	yhsy1002 2017-6-6 16:54
[原创] 在FPGA中对一个浮点数进行下取整有什么好的方法？ ...2 3 4	zhangtaozt 2011-3-9	3015702	Kqingzhi 2020-9-17 13:57
[资料] 七天玩Altera之验证篇 ...2 3 4 5 6..7	平凡的足迹 2014-4-1	6615732	peng19991220 2017-3-23 21:26
请教Altera FPGA的LVDS接口怎样用 ...2	manonroad 2004-11-11	1115639	codefarm 2017-8-25 16:04
[求助] ise综合的时候出现了问题（求助） ...2	cleocss 2010-9-5	1415651	cyt66 2024-4-24 15:02
[资料] CMOS超大规模集成电路设计第4版中文版 ...2 3 4 5	sunhaoflash 2015-5-27	4115629	lynjorn 2021-10-26 19:48
[求助] 吞吐率应该怎么算 - [已解决] ...2	larlyii 2012-5-20	1415588	larlyii 2012-8-2 09:28
XILINX SPARTAN中VCCO和VREF ...2	xylm28 2008-12-7	1215606	cubewater 2020-8-8 15:10
[求助] altera的tse ip核上板调试求助，卡了几天，请做过的朋友帮助一下，谢谢！ ...2 3 4 5	powermike628 2013-6-10	4015579	jimingchun 2024-4-1 15:49
[原创] 另一个视角来看中国的高科技企业现状 ...2 3	wuch0 2011-11-12	2615560	柚子~~ 2019-8-8 23:31
[活动] 参加活动，我先发一个Spartan6的吧 ...2 3 4 5 6	winthony 2012-6-12	5515579	只想做乔峰 2018-3-30 14:46
什么是最好的linux下verilog代码输入工具 ...2 3 4 5	dreamtu 2009-1-29	4715559	2740710202 2016-6-15 09:56
请高手指教－－怎么实现占空比1：1得三分频电路呢？？ ...2 3	gonewith00 2005-11-1	2115503	scutllg 2010-4-27 22:32
[求助] 请教一下同步fifo及异步fifo深度的计算原理及方法 ...2 3 4	qqiummo 2014-11-24	3115502	moon_y 2017-8-31 20:13
[求助] 能否用verilog实现实数的指数、对数和三角函数运算？ ...2	open82977352 2013-2-23	1115490	dragontown 2020-5-26 11:28
[求助] FPGA如何在一个制定范围产生一个随机数 ...2 3 4	xushuai_hit53 2013-9-10	3215505	tangchaodefeng 2018-7-28 22:44
正版UltraEdit-32害死人 ...2 3 4 5 6	Glenguo 2006-9-22	5815535	9ooooooooo 2009-3-22 14:21
求教二进制数如何转换成CSD数？ ...2 3	lulibing_haiyan 2009-3-19	2015455	wll_123_hi 2019-3-28 09:36
[求助] vcs+verdi混仿Verilog+vhdl的问题 ...2 3	keelinx 2009-12-30	2015508	rosshardware 2018-8-21 14:56
[原创] IC设计培训_上海市高技能人才基地 ...2 3 4 5	张江学院IC培训 2014-12-3	4815480	gm3g11 2015-1-14 09:55
[求助] FPGA从IBUF到OBUF的最短路经 ...2	cuizehan 2011-3-25	1415487	cyzhai 2017-4-11 09:41
[原创] 在Questa下面使用UVM (包括compile最新的uvm-1.1c) ...2 3 4	asic_service 2013-1-29	3115409	mailtoanoopbabu 2020-5-14 22:36
[求助] 如何知道触发器的建立时间和保持时间是多少？ ...2	绿茶盖儿 2013-4-16	1115385	neoitachi 2016-9-27 20:12
[讨论] 上海华为海思半导体和上海华为? ...2 3	dolphintear 2010-1-21	2215387	siyuepigfly 2010-3-24 21:02
如何預防設計出的邏輯電路產生Glitch ...2 3 4 5	A9107114 2008-5-2	4915391	mapxp 2022-8-9 17:17
[求助] 请问，xilinx公司的kintex 7系列中PLL和MMCM的区别是啥？ ...2	songxiayiqi 2015-6-27	1115382	fimwest 2018-1-18 21:46

1 ... 10 11 12 131415 16 17 18 ... 861 / 861 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30108|排名: 15

快速发帖

站长推荐 /2