请教Altera FPGA的LVDS接口怎样用

manonroad · 发表于 2004-11-11 12:42:02

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

哪位做过Altera FPGA的LVDS接口

gengwd · 发表于 2006-8-2 14:08:17

FPGA的外面需要LVDS发送、接收器电路才成。

ljryjj · 发表于 2006-8-6 13:14:06

check FPGA databook. It has the detailed description

dzlyl · 发表于 2006-8-7 10:09:26

哪位给详细介绍一下？

nobody0001 · 发表于 2008-5-22 21:25:00

最近也刚摸索着弄这个来个抛砖引玉
MegaWizard Plug-In Manager ->ALTLVDS 发送器选 transmitter 接收选 receiver
发送器设一下发送数据速率，然后选一下发送时钟，那个下拉列表里的时钟都可以选，根据需要来定吧，
设一下相位什么的，串行/解串因子，通道个数；如果选外部PLL的话，要另外用ALTPLL生成个PLL，设成LVDS模式，把它的sclkout根enable信号接过来；输出的tx_outclock是数据随路时钟，可以选一下除法因子，把频率将下来，
这些因子还有通道个数根据接收端的要求来定一下感觉就可以了
输出的引脚电平设成LVDS模式，要接到特定的LVDS引脚上（DIFFIO Txp）

比如10位并行数据tx_in[9:0]，串行因子为5，通道数2，将输出两路串行数据tx_out[1],tx_out[0]，1上是tx_in[9:5]的，0上是tx_in[4:0]的串化数据，高位在前传输

LVDS接收还不怎么会，主要是那个DPA，解串出来的数据有发生错位什么的
另外还有些问题不怎么清楚
发送时，输入时钟脚是接到哪里（接FPLL输入脚吗？）；
用外部PLL的时候，PLL的输出时钟能否做为随路时钟，接到什么脚上（用的器件好像没给FPLL配输出脚，EPLL有）？

大家交流下经验
有哪位高人指点下更好