数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30141|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 9 10 11 121314 15 16 17 ... 862 / 862 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


高校的IC课程设置 ...2 3 4 5 6	guanfree 2003-12-1	5216466	zhouandy 2009-6-16 10:22
[原创] 关于NAND FLASH Controller ...2	axpro 2011-9-3	1816497	Jeff101 2017-5-21 10:13
寻IC设计高手，一起组建团队融资创业 ...2 3 4 5 6..7	skyaxis 2005-11-18	6116438	wangzi 2006-12-9 13:43
同一代码不同FPGA器件后仿结果不同是怎么回事？ ...2	hudie2002 2009-11-17	1216476	src 2009-11-24 22:12
[原创] ad9826 输出不正常，怎么回事 ...2	fanwei0722 2013-7-29	1216429	荒漠小草 2016-9-21 12:16
[讨论] 关于芯片逆向设计的一些迷茫 ...2 3 4 5	IC.Michael 2015-5-4	4416451	xxso 2024-3-7 20:34
[原创] 抛砖引玉，同步器（四） ...2 3 4 5	immonster 2012-12-24	4116394	zhangdq 2018-3-1 16:03
流水线用verilog代码怎么编？ ...2 3 4 5	we1222 2008-11-11	4116414	lzp723 2010-10-21 22:12
[原创] 来至芯就业培训，走高薪就业之路！ ...2 3	上海至芯 2015-2-2	2416335	a13adg_ 2015-2-27 17:34
现在搞数字逻辑方面的好找工作吗? ...2 3 4 5 6	bryan_wang 2006-10-24	5116359	MAV47 2011-2-23 22:07
.tdf是什么文件？	jearome 2006-9-27	616306	suma5213 2022-3-15 09:50
MIT人工智能实验室：如何做研究？ ...2	Moore 2008-7-7	1116295	荒漠小草 2016-8-27 20:21
[求助] 有谁知道怎么在linux下安装vivado 吗？ ...2	hongyijia13 2014-9-12	1716275	ICnut 2018-11-8 09:01
[求助] 关于verilog的inout口的仿真问题 ...2 3	ve8736 2010-4-16	2316216	浩然若枫 2014-8-25 16:04
[求助] Dmux来实现多位宽信号跨时钟域同步的问题。谢谢 ...2	青阳尘 2017-5-21	1016283	九州客 2022-3-26 09:58
[求助] 关于DDR3的刷新周期 ...2 3	linghuqiubai 2014-10-29	2016160	dqwuf2008 2022-1-1 16:48
[原创] 用Vivado Block Design搭积木 ...2	steeven_lee 2017-3-5	1116162	maxim0720 2018-4-10 12:30
[求助] 求助！上电后SRAM只第一次写有效？！	xingdong2hao 2013-7-25	516155	mrsolo 2013-7-25 19:41
DC时的综合set_dont_use属性 ...2	cosmosd 2009-11-2	1616226	losenobody 2019-10-28 15:01
[原创] 为什么时钟与寄存器之间加入buffer会增强时钟驱动能力 ...2 3 4	雨打溪风 2010-8-10	3216131	13669239445 2018-7-10 21:20
[资料] DDR phy接口协议 ...2 3 4 5 6..7	blackman00000 2017-1-9	6016168	逗逗爱学习 2022-12-20 16:12
[原创] 关于NVIDIA的智能模块NVDLA（深度学习加速器） ...2 3 4	CKlover 2018-3-8	3516153	Nouins 2023-2-7 09:18
PM Instruction--一个摩托和索爱的高级项目经理的项目管理心得 ...2 3 4 5	Hillcnslting 2006-7-13	4216118	micy1919 2013-8-20 21:36
[活动] 使用MATLAB和Simulink加快FPGA原型开发和验证网上中文研讨会，欢迎报名注册！ ...2 3	jackzhang 2011-8-14	2716081	eyeloveu 2011-8-25 21:41
[求助] 关于数字IC设计与FPGA设计的区别 ...2 3	huikong2013 2014-4-10	2716088	wucaidai 2015-12-6 21:11
[求助] LATTICE FPGA 编译到MAP Design这一阶段出现错误，请帮忙分析下，谢谢各位大侠啦	naroo486 2010-2-21	316135	canito777 2012-8-19 07:41
（紧急请教）有谁熟悉artisan生成的双端口SRAM的特性？ ...2 3 4	老扁 2008-9-19	3416131	52927605@qq.com 2018-1-18 13:13
[原创] 锁存器、触发器与寄存器 ...2 3	KevinIC 2011-8-7	2516060	Candydarte 2023-3-27 22:16
[原创] 请教：perl，tcl和Shell的区别 ...2 3	wang07 2010-12-28	2816107	skydreamer 2021-7-15 16:26
[求助] xilinx fifo ip核 empty信号出错求指导 ...2 3	fan06081232 2013-5-12	2716037	南宫恨 2016-9-8 11:10
[求助] modelsim 仿真verilog时，报Missing instance name，什么原因？	xftang 2010-10-24	616100	heartofknight 2010-10-26 13:21
【求助】DC综合出来的clock和reset模块为unmapped ...2	huangchangsandy 2008-4-5	1816067	messiwang2011 2012-8-1 11:30
[求助] 关于DDR3的读写操作，看看我的流程对吗？ ...2 3	neufeifatonju 2014-2-28	2016003	AcedX 2016-5-10 20:51
[求助] synplify 综合错误求助：Port on Chip drives PAD loads and non PAD loads	xdylang 2012-11-13	415961	冷面颠狂人 2013-3-3 19:40
[求助] DFT中扫描链的插入而引入的测试端口是自己加上去的还是自动加上去的呢？ ...2 3 4	sages 2012-8-6	3116033	CZB的筱 2023-6-21 10:49

1 ... 9 10 11 121314 15 16 17 ... 862 / 862 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30141|排名: 6

快速发帖

站长推荐 /2