数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30171|排名: 17

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 2 3 456 7 8 9 10 ... 57 / 57 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] 跨时钟域同步约束问题	li441262673 2023-2-22	31117	echo_lql 2023-3-14 14:34
[讨论] CMOS高速电路设计的PMOS和NMOS的宽度比问题以及设计透视疑问	硅下亡魂 2023-2-21	41000	硅下亡魂 2023-2-26 23:11
[讨论] 实际设计中function用得多吗？	黄焖鸡 2023-2-10	51206	xiaowuzxc 2023-2-15 15:14
[讨论] ic就业形势火爆后下滑	硅下亡魂 2023-2-6	51490	硅下亡魂 2023-2-6 17:17
[讨论] post simulation 是asic design flow中必须的步骤么	PYGH 2023-1-19	71297	jinfeier 2023-10-9 08:36
[讨论] ICG enable 是否需要做同步	maws 2023-1-19	11346	liangchenghua 2023-1-28 14:22
[讨论] 单端口 sram 实现fifo ...2	maws 2023-1-13	122356	dliu61 2023-1-18 14:09
[讨论] 求问：工作几年后转行做IC受歧视大吗？	IC圈的黄晓明 2022-12-15	11111	zxyglx 2022-12-26 15:29
[讨论] 作为应届硕士的你们，ASIC/DV验证一年总包多少？	IC圈的黄晓明 2022-12-9	41326	szeda 2022-12-19 16:33
[讨论] 老美放宽对华芯片限制-国产IC明年是否能迎来回稳？	IC小蜜蜂 2022-12-7	31276	c340126c3401261 2022-12-10 09:37
[讨论] 在线访问FPGA RAM内容	junxliu 2022-12-2	11020	flyger 2022-12-2 11:18
[讨论] 知名央企在找芯片设计工程师，稳定，不卷，薪酬有竞争力	Backer 2022-11-14	01317	Backer 2022-11-14 19:52
[讨论] 为什么有的ip中，典型异步复位逻辑中会使用复位信号的上升沿	超超0508 2022-11-9	31091	mgc455 2022-11-10 12:51
[讨论] 有朋友用过verisilicon的isp么，感觉好用么，PPA、IQ什么的	工大鱼肉 2022-10-27	01208	工大鱼肉 2022-10-27 09:45
[讨论] Verilog层级引用（hierarchical reference）有没有可综合的情况？	Topiler 2022-9-27	31754	Topiler 2022-10-8 19:22
[讨论] 奇分频时钟如何时序分析？	Anturze 2022-9-18	81688	navylin1 2022-10-7 10:16
[讨论] 有了解赛灵思TSN IP的吗？	菜鸟要飞 2022-9-5	01304	菜鸟要飞 2022-9-5 11:15
[讨论] ICG在scan中的问题讨论	Anturze 2022-8-31	41721	greatao 2022-11-21 15:56
[讨论] 关于US_8ths的设置	m8510a 2022-8-30	01441	m8510a 2022-8-30 09:39
[讨论] 单比特信号跨时钟域传输的展波问题	569464525 2022-8-16	31379	navylin1 2022-8-16 13:51
[讨论] AMBA协议中 APB、AHB、AXI传输效率	zailushanglirui 2022-8-10	21520	冰峰漫步 2022-8-30 09:03
[讨论] 数字芯片架构的设计空间搜索方法	Leopold-Fitz 2022-7-28	01347	Leopold-Fitz 2022-7-28 10:45
[讨论] 对于1bit信号,例如复位信号取反，使用 ~ 还是 ! ...2 3 4 5	PayPal 2022-7-22	479012	yuanpin318 4 天前
[讨论] DC综合后出现的designware模块	junxliu 2022-7-4	11355	matrx 2022-7-4 18:05
[讨论] 废贴，请求版主删除。 - [阅读权限 10]- [悬赏 20 信元资产]	luoyanghero 2022-5-30	0190	luoyanghero 2022-6-5 07:09
[讨论] verilog例化的时候使用M1 U_M1(.*)；这是自动匹配吗？	qizhrj 2022-5-25	11474	qizhrj 2022-5-25 18:48
[讨论] 一级D触发器实现跨时钟域同步	tanjunjiang 2022-5-23	21674	tanjunjiang 2022-5-27 10:09
[讨论] SD Host Controller v2.0中的“SDCD#”信号来源	Topiler 2022-5-17	61622	ayamitek 2022-5-19 09:13
[讨论] SD数据总线上的CRC Status描述在哪里？	Topiler 2022-5-15	21523	Topiler 2022-9-26 11:41
[讨论] 关于Xilinx DDR IP的一些疑问	yuanqidefeng 2022-5-10	61661	wangque1020 2022-5-17 10:51
[讨论] 你们用什么做电路设计呢？	liming_DE 2022-5-6	42868	kl_upc 2023-4-10 20:12
[讨论] 关于输出数据时，希望时钟沿可选的结构方案 [	桅杆 2022-4-19	11326	zqdc 2022-4-21 22:58
[讨论] verilog风格之always块写法的battle	秋刀鱼91 2022-4-8	81749	chenjn 2022-4-21 16:06
[讨论] debussy使用问题	zl138764 2022-4-7	01280	zl138764 2022-4-7 23:17
[讨论] ic/fpga 低级问题	liteng1123 2022-3-29	21595	liteng1123 2022-5-9 22:48

1 2 3 456 7 8 9 10 ... 57 / 57 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30171|排名: 17

快速发帖

浏览过的版块

站长推荐 /2