单端口 sram 实现fifo

maws · 发表于 2023-1-13 10:59:16

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

按照自己的简单理解，实现FIFO时，memmory array 实现有两种可能1. 小容量用寄存器实现，如果需要大容量FIFO，那是设计不合理，更改设计用单端口SRAM 做buffer 或其他方式实现功能；

2. 直接用memory compiler 生成双端口RAM 实现大容量FIFO；
请问有没有考虑用单端口SRAM 实现FIFO，我看网上有人提到过实现方式，但看起来控制逻辑过于复杂，验证风险很高。

想向大家请教一下，大部分设计中有没有大容量FIFO 的设计需求？如果有那一般用什么方式实现的呢？实际流片项目有没有看到过用单端口RAM 实现FIFO 呢？谢谢！

maws · 发表于 2023-1-13 13:58:17

虚心求教

lubee2011 · 发表于 2023-1-15 09:34:37

可以啊，网上有源代码，应该没啥问题

xiaowuzxc · 发表于 2023-1-15 11:23:44

单端口sram做同步FIFO还行，但还是有点别扭，控制逻辑更复杂
最好是伪双端口sram，一读一写，异步同步FIFO都能做

ty_xiumud · 发表于 2023-1-15 18:23:22

https://blog.csdn.net/qq_4146788 ... 1001.2014.3001.5501
看我的部落格，可综合！应该理论上没什么风险

maws · 发表于 2023-1-16 10:09:32

lubee2011 发表于 2023-1-15 09:34
可以啊，网上有源代码，应该没啥问题

老哥，源码方便给个链接吗？搜了半天没搜到，谢谢啦

maws · 发表于 2023-1-16 10:13:32

xiaowuzxc 发表于 2023-1-15 11:23
单端口sram做同步FIFO还行，但还是有点别扭，控制逻辑更复杂
最好是伪双端口sram，一读一写，异步同步FIFO ...

谢谢回复，单端口sram做FIFO是挺别扭的。但是伪双端口不是面积会大，且线更多吗？我听说有的公司只能让用单端口SRAM。但遇到需要深度很大的fifo 是如何实现的呢？期待您的建议

maws · 发表于 2023-1-16 10:15:48

ty_xiumud 发表于 2023-1-15 18:23
https://blog.csdn.net/qq_41467882/article/details/127480540?spm=1001.2014.3001.5501
看我的部落格，可 ...

看了您的博客，使用伪双端口实现的，您有用单端口（读写公用地址线）实现的经验吗？或者您觉得实际工程中有没有用单端口SRAM 实现FIFO 的必要？谢谢

ty_xiumud · 发表于 2023-1-16 14:39:34

maws 发表于 2023-1-16 10:15
看了您的博客，使用伪双端口实现的，您有用单端口（读写公用地址线）实现的经验吗？或者您觉得实际工程 ...

我博客中就是用的读写公用地址线的，我接触的项目一般使用的ram也都是这样的，读写公用地址，使用片选信号与写使能信号来控制读写，实际情况需要考虑的就挺多的了。需要你自己结合项目

xiaowuzxc · 发表于 2023-1-18 13:16:20

maws 发表于 2023-1-16 10:13
谢谢回复，单端口sram做FIFO是挺别扭的。但是伪双端口不是面积会大，且线更多吗？我听说有的公司只能让 ...

伪双端口的面积还行吧。单端口没法同时读写，如果在同一周期同时收到读和写请求就得仲裁，总有一边要被卡一下，这就失去了FIFO的意义

[讨论] 单端口 sram 实现fifo

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2