单端口 sram 实现fifo

maws · 发表于 2023-1-18 13:35:18

xiaowuzxc 发表于 2023-1-18 13:16
伪双端口的面积还行吧。单端口没法同时读写，如果在同一周期同时收到读和写请求就得仲裁，总有一边要被卡 ...

所以才做很复杂的读写控制逻辑防止读写同时出现打架情况，我看网上一般有两种做法：1. 两块RAM ping pong 实现；
2. 把数据端口扩展一倍，例如需要WIDTH 128 DEPTH 1024的存储深度，需要用WIDTH 256 DEPTH 512 的SRAM
我用第二种做法试过，基本能实现，但控制逻辑很乱，输入和输出都加buffer。

您听说过大公司有这么做吗？如果伪双端口ram 可以接受，确实没必要这么搞，这玩意逻辑有点难理。

xiaowuzxc · 发表于 2023-1-18 13:43:36

maws 发表于 2023-1-18 13:35
所以才做很复杂的读写控制逻辑防止读写同时出现打架情况，我看网上一般有两种做法：1. 两块RAM ping pong ...

我没做过面积对比，但是方案1.2.都挺看着复杂的，可能会给设计带来额外的bug，而且两块RAM乒乓的面积已经超过1个伪双端了。
对于FIFO，如果真能用单端口RAM，为何还要伪双端呢，大公司比我们精明

dliu61 · 发表于 2023-1-18 14:09:58

maws 发表于 2023-1-18 13:35
所以才做很复杂的读写控制逻辑防止读写同时出现打架情况，我看网上一般有两种做法：1. 两块RAM ping pong ...

TP和SP的面积其实还好，直接上TP就好了

[讨论] 单端口 sram 实现fifo

站长推荐 /2