跨时钟域同步约束问题

li441262673

单bit慢时钟域信号signal_async同步到快时钟域打两拍为signal_sync1和signal_sync2，求大佬解答：



1.在func mode下，两个时钟域为异步，所以工具会直接忽略signal_async到signal_sync1的时序。但是在test mode下，两个时钟为同步时钟，工具会修hold，插了很多DLY CELL在signal_async和signal_sync1之间，请问这会影响func mode下时钟域同步吗？假如DLY CELL插了很多，超过了快时钟域的周期，此时会怎样？

2.理论上signal_sync1和signal_sync2延时应该足够短，这样才能保证signal_sync2采到的是稳定信号？

coolbear2021

1，不会影响同步。即使插入的cell延时大于1拍快时钟，也可以在下1拍快时钟采样到，慢时钟域的信号宽度还是不变的，总能被快时钟采样到。

2，是的。只要signal_sync1和signal_sync2延时应该足够短，信号有足够的时间恢复，就可以降低发生亚稳态的概率。

li441262673

coolbear2021 发表于 2023-2-23 08:55
1，不会影响同步。即使插入的cell延时大于1拍快时钟，也可以在下1拍快时钟采样到，慢时钟域的信号宽度还是 ...

谢大佬解答！

echo_lql

1. 异步信号快采慢，设计的时候通常能保证慢信号稳定十几个甚至几十个周期，所以快信号采样的时候晚几个周期采到并不影响。PR的时候同时输入func mode和test mode的sdc，工具会照顾到2种mode下的timing，通常不会出问题。
2.只要保证setup和hold，reg就能采到稳定信号。和模式无关