数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 30093|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 / 6 页下一页

新窗已解决悬赏最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 加法器的设计 - [已解决]	ahzhangyq 2024-4-2	5435	ahzhangyq 2024-4-7 11:46
[求助] set_load到底设多少值 - [已解决]	zxfzpf 2024-3-21	3347	zxfzpf 2024-3-22 10:56
[求助] Synopsys DC area report Net Interconnect area出现undefined - [已解决]	ssexpo1046 2024-3-8	3494	zero_0 2024-3-11 09:00
[求助] 移位运算位数的问题 - [已解决]	佳木秀繁阴 2024-2-29	2375	佳木秀繁阴 2024-3-4 14:50
[求助] 数字设计中定点小数的表示和存储 - [已解决]	GloriaMoran 2024-2-1	3548	new_fast 2024-2-2 15:21
[求助] sram先写再读出问题QAQ - [已解决]	GloriaMoran 2024-1-15	6519	zhongzhetao 2024-1-16 15:39
[求助] windows下的vivado可以和vcs联合吗 - [已解决]	不伤人的地雷 2024-1-8	5531	jjm_997 2024-2-5 09:44
[求助] VerilogA代码error求助 - [已解决]	Ichika丶 2023-12-15	51156	zt_ic222 2023-12-15 20:50
[求助] get_pins求助 - [已解决]	watertree 2023-12-13	4547	watertree 2023-12-13 21:12
[求助] tsmc 生成sram.v 后用vcs前仿出现问题 - [已解决]	GloriaMoran 2023-12-12	2540	GloriaMoran 2023-12-12 20:43
[求助] 请教一个关于时域信号如何计算dbm的问题 - [已解决]	TUJzzz 2023-12-6	3624	TUJzzz 2023-12-8 09:42
[求助] 请问理想CIC滤波器是怎么计算的? - [已解决]	typhoon222 2023-11-16	4548	wufeng233 2024-1-9 10:34
[求助] vcs 警告 egrep obsolescent - [已解决]	smhr 2023-10-24	2479	smhr 2023-10-27 07:36
[求助] Formality 2017以上版本下载求助 - [已解决]	8i8i9o9o 2023-10-23	3475	8i8i9o9o 2023-10-25 04:27
[求助] IC软件下载求助 - [已解决]	8i8i9o9o 2023-10-12	2547	西门村村 2023-10-13 19:56
[求助] Xinlinx V7 GT口导致BUFG资源不够 - [已解决]	TUJzzz 2023-9-15	3778	TUJzzz 2023-9-28 10:47
[求助] 关于AD9361的多芯片同步的问题 - [已解决]	TUJzzz 2023-8-1	102084	wonder307 2023-10-7 15:37
[求助] 关于AXI4 窄传输和非对齐传输AxADDR - [已解决]	菠萝赛东 2023-7-28	8852	jennytanxx 2023-8-11 14:03
[求助] RC综合错误显示代码部分模块不可综合 - [已解决]	dddddyx 2023-7-28	5648	iceinsky 2023-8-4 14:05
[求助] VCD2VEC转换 - [已解决]	黄焖鸡 2023-5-24	51746	javkkb 2024-3-8 14:04
[求助] 求助！！！！vivado选fpga时，这个型号中的civ是什么意思！ - [已解决]	kaw1 2023-5-13	81332	kaw1 2024-4-16 15:16
[讨论] 什么是FPGA验证思维？ - [已解决]	石昊 2023-5-6	41268	石昊 2023-6-17 15:19
[求助] DC compiler_ultra,综合脚本中，使用 option -timing_high_effort_script没用 - [已解决]	小李子学芯片 2023-4-24	21160	小李子学芯片 2023-4-26 14:24
[求助] 本科毕业生可能找到数字ic设计的工作吗？ - [已解决] ...2 3	石昊 2023-3-13	223318	xiuxiu_vvv 2023-3-30 11:17
[求助] 数字延迟单元结构疑问 - [已解决]	Leon.sl 2023-3-7	81337	Leon.sl 2023-3-10 16:02
[求助] 如何在DC综合前的verilog中使用标准单元 - [已解决]	chenniechen 2023-3-5	51276	chenniechen 2023-3-6 12:54
[求助] Verilog 接口问题 - [已解决] ...2 3 4	KongDu 2023-2-20	314247	KongDu 2023-3-2 23:24
[求助] LVDS数据解串 - [已解决]	听风漫步 2023-2-7	61362	gg9132qq 2023-2-13 17:43
[求助] Design Compile如何不动rtl代码中的或门，异或门去综合 - [已解决]	DHreversion 2022-12-21	51184	voiluce 2023-1-17 21:41
[求助] RAM或ROM 的boot code 是用来干嘛的啊？ - [已解决]	crr19861219 2022-12-3	11514	轩辕志瑜 2023-4-4 09:15
[求助] 使用vcs仿真UPF时遇到问题 - [已解决]	luzi 2022-11-19	31655	luzi 2022-11-21 12:04
[求助] 求助！！！脉冲同步器 - [已解决] ...2	lairifangchang 2022-11-17	162104	Liang_Xiaoqian 2022-12-19 16:56
[求助] 求助：Soc中Memory的redundancy（冗余修复）问题 - [已解决]	shadoww 2022-9-30	21868	shadoww 2022-10-8 16:18
[求助] buf的尺寸 - [已解决]	wyouc 2022-8-10	21763	wyouc 2022-8-10 16:24
[求助] verilog代码design_vision导入失败 - [已解决]	顾北 2022-7-23	41315	ashish 2022-7-25 01:55

12 3 4 5 6 / 6 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 30093|排名: 11

快速发帖

站长推荐 /2