数字设计中定点小数的表示和存储

GloriaMoran

各位佬们，我想数字实现BN-layer(批归一化)的功能，其中涉及到verilog定点小数的表示和加减运算，前仿波形中可以更改radix为real查看小数，但是我如何让综合出来的电路知道我输出的二进制数是小数，如何设置小数点的位置呢，因为后续计算要用到BN层输出的小数

new_fast

电路应该是不知道的，你需要多少精度，用加法器和乘法器运算就要保留多少精度，比如说要表示1+1/2+1/4+1/8，你可以选择用10，那就是数值2, 0位小数,只需要2bits；也可以选择用01111,即3位小数，需要5bits；保留0~2位小数都会损失精度，但是另一方面减少了电路复杂度，看你怎么选了。

lsp22

这个与算法的定点方案有关吧，比如16bit的有符号数，整数位5（包括符号位），小数位11，那么就可以表示为s(16,5)

liuguangxi

RTL实现的时候定点数小数点位置是记在“心里面”，中间计算的信号位宽对齐和扩展方式根据规则来。