数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30170|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 19 / 19 页下一页

新窗全部悬赏悬赏最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分）	jackzhang 2024-2-27

[求助] 小弟本科集成电路专业，现在面临选择数字ic设计前端和后端的方向选择，求指教 - [已解决] ...2 3 4 5	ch_5588 2010-12-13	5023757	tangyuxiang 2016-6-29 23:38
[求助] Vivado的debug core怎么用？ - [已解决] ...2 3 4 5	linghuqiubai 2015-5-27	4757902	Emmet_73 2023-12-5 21:45
[求助] 求助<Verilog数字VLSI设计教程>lab中的工艺库及DC软件设置 - [已解决] ...2 3 4	sunshine7706 2013-10-9	3311852	kamalnasir 2019-9-11 00:21
[求助] windows下使用debussy求助 - [已解决] ...2 3	gg9132qq 2011-12-4	2211155	永远的牛虻 2015-10-29 09:43
[求助] FPGA的保持时间不为正的问题 ...2	zhalvin 2012-5-2	1511669	zcjzcj11 2015-2-8 11:10
[求助] calibre2015安装问题，如图，求教如何解决 - [悬赏 500 信元资产] ...2 3 4	cyx0610 2016-4-4	3117033	jeffej 2021-8-6 10:05
[求助] Spartan6的FPGA高温下容易导致FPGA出问题，但是正常室温下就没有问题 - [已解决] ...2 3	wydxxzj@163.com 2018-4-10	219955	wydxxzj@163.com 2018-5-11 22:16
[求助] verdi提示内存不足，如何解决？ - [悬赏 100 信元资产] ...2	禅师1988 2012-2-24	168227	orlye 2013-3-16 14:05
[求助] 求教大神！xilinx,GTX,7 Series FPGAs Transceivers Wizard数据传输问题 - [悬赏 500 信元资产] ...2	scratdqy 2015-7-28	177606	荒漠小草 2019-7-9 21:04
[求助] 哪位大神指导下我让我成功驱动这块芯片在输出端打出时钟信号 - [悬赏 150 信元资产] ...2 3 4 5	pandapigwtj 2017-6-27	5014687	pandapigwtj 2017-7-13 11:45
[求助] Z。。verilog使用中遇到的一个关于高阻的使用的问题，，求解 ...2	Djerly 2012-3-16	1311962	henryshen2000 2012-7-13 16:24
[求助] XILINX FPGA 中如何实现一个信号的几纳秒的延时 - [悬赏 20 信元资产] ...2	从这一刻信仰 2016-7-10	168633	faker_song 2017-12-19 17:34
[求助] 关于乘除运算符的综合（小白级问题） - [已解决]	cmgit 2011-3-14	93471	xiaojiantx 2016-11-18 16:12
[求助] 关于FPGA的时钟buffer - [已解决] ...2	linghuqiubai 2015-5-18	1613835	小白9001 2019-2-13 13:58
[求助] mcs文件烧入flash - [已解决] ...2 3	风起云涌66 2016-5-3	227697	风起云涌66 2016-5-10 09:09
[求助] 怎么让计数器不循环？各位都用什么方法？ - [已解决] ...2	lbz053273 2014-6-25	166782	lbz053273 2014-7-3 08:35
[求助] 关于FPGA复位信号的几个问题 - [已解决] ...2	linghuqiubai 2015-6-9	148797	higoogle 2015-6-28 17:43
[求助] 求教一个fpga复位的问题 - [悬赏 100 信元资产] ...2	xduryan 2016-7-11	186143	yt920419 2016-7-12 16:38
[求助] 新手请教FPGA端SRIO的自环测试 - [已解决] ...2	hqlingo 2016-11-22	1710263	xiaochang1 2020-2-12 16:12
[求助] FPGA 求助 - [已解决] ...2	down_load 2011-8-15	154962	gangersun 2011-8-29 09:23
[求助] verilog语言12x12位有符号数代码 - [悬赏 20 信元资产] ...2	cfpdl 2016-1-13	195811	董小三 2016-3-2 06:14
[求助] 反向设计流程	jianaitianxia 2012-6-28	105137	kobe0704 2013-1-22 21:09
[求助] 悬赏：数字抽取滤波器进行滤波后出现中心电平偏移 - [已解决] ...2	心向远方 2018-6-8	207264	jason_vip1 2024-1-4 17:51
[求助] 悬赏1000￥求助，cyclone IV，怎样才能从普通IO输入时钟到内部PLL - [悬赏 20 信元资产] ...2	fzfh1219 2016-11-12	116339	gubels 2017-1-28 01:59
[求助] 麻烦各位大神看下这样写的verilog 什么地方有语法错误谢谢啦 - [悬赏 1 信元资产]	995331220 2013-5-15	93169	pfw3001 2013-5-17 09:45
[求助] OFFSET IN约束不满足，应该如何处理 - [已解决]	fanny_haiyun 2014-8-7	106920	typen 2016-4-29 10:31
[求助] ISE和modelsim SE时序仿真的问题 - [已解决] ...2	xylion 2016-6-24	145387	xylion 2016-6-29 20:32
[求助] 请教Xilinx GTX收发器的问题 - [悬赏 100 信元资产] ...2	naijgnay 2015-9-17	114489	fpga008 2015-9-22 09:53
[求助] synopsys installer 安装dc时出现permission denied 怎么办？？？ - [悬赏 10 信元资产]	yuanhong96 2015-11-25	95411	星垂晓雾 2017-8-11 15:24
[求助] M0 系列MCU wafer 功能测试原理 - [已解决] ...2	wrhwindboy 2018-6-10	176860	courageheart 2021-7-24 11:14
[求助] 吞吐率应该怎么算 - [已解决] ...2	larlyii 2012-5-20	1415683	larlyii 2012-8-2 09:28
[求助] 怎样在fpga上搭建分辨率在50ps以内的延时链呢 - [悬赏 10 信元资产]	xiaozh 2018-4-10	103876	xiaozh 2018-4-21 19:50
[求助] SATA HOST 传输层要完成哪些状态机？ - [悬赏 200 信元资产] ...2 3	goswami 2014-8-28	218716	jxlannie 2016-11-22 17:34
[求助] 关于多数据位宽时钟域转换的问题 - [悬赏 10 信元资产]	林间醉梦 2018-1-18	104701	y23angchen 2018-1-25 11:31
[求助] 求组FPGA里的bank具体是个什么意思？我只知道电压不同 - [悬赏 10 信元资产]	箜篌 2011-9-27	918116	ranqi 2021-1-22 22:25

12 3 4 5 6 7 8 9 10 ... 19 / 19 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30170|排名: 6

快速发帖

浏览过的版块

站长推荐 /2