后端讨论区今日: 20 |主题: 20948|排名: 31

版主: idbi, damonzhao, Tao_Zhang, icfbicfb

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] 目前大家K库过程中的痛点在哪里？ ...2 3 4 5 6	智乐 2019-4-24	5915293	liemk 2024-3-27 20:04
[讨论] PT-PX功耗分析报错 ...2 3	hitten 2010-2-4	2012655	唐三彩骆驼 2020-5-12 09:01
[讨论] 什么是filler? ...2	paopaochong 2011-7-8	1113457	kevintso 2013-9-27 01:06
[讨论] 关于operating condition的问题 ...2	chibijia 2011-8-11	1110526	我也要当学术帝 2016-12-29 22:50
[讨论] SYNOPSYS工艺库simc180 ...2	sy1success 2015-10-26	176272	lbt556653 2020-3-18 18:48
[讨论] 关于为什么后端在CTS时，要尽量把skew做小 ...2	xingyun666666 2016-4-14	1510953	兔子IC 2023-3-23 16:09
[讨论] 每个阶段place后，CTS后，route后，都会报Vt的比例 ...2	xingyun666666 2017-1-18	184744	你大爷的春天 2022-10-17 15:45
[讨论] dc综合后nc仿真，怎么看.sdf起作用了没有 ...2	ghonghu 2010-6-13	156460	ohgreat 2011-4-10 23:44
[讨论] 强烈建议后端设计继续细分 ...2	wopugongying 2010-12-1	114714	chocolate827 2010-12-16 02:47
[讨论] 对于60nm的工艺 CTS就不是必要的了？why？ ...2	tt99647 2011-3-31	114713	edacw 2011-4-6 12:20
[讨论] 中国IC产业步入新“黄金十年” 重组孕育强势黑马 ...2	1359784773 2011-7-13	105011	1359784773 2011-7-15 12:13
[讨论] 请问，fab为什么搞出9 track和7 track的std cell库？ ...2	xingyun666666 2017-11-27	1314153	胖瓜子 2023-7-12 13:23
[讨论] 用PT进行STA时生成sdf时出现setup和hold的和为负是怎么回事 ...2	chibijia 2011-6-25	1810761	mguo 2022-1-24 21:16
[讨论] EDI中怎么才能将设计中的一个clock latency做的很小。（总线时钟）？ ...2	zhq415758192 2011-11-3	155079	fangwang85 2014-10-31 15:53
[讨论] EDI9.1 ，加filler后没有加满，cell之间还有空间，这会是什么原因呢？（已解决） ...2	zhq415758192 2011-11-21	136481	kobe0704 2011-12-23 22:27
[讨论] ICC中的fishbone讨论 ...2 3	chanshi634 2014-3-13	247162	terrence_Wang 2020-5-13 14:55
[讨论] 【已解决】innovus做完CTS有负的source latency? ...2 3	SpunkyGG 2018-12-4	2311045	zhh124 2024-1-9 21:03
[讨论] route完某个区域的cell太密集了，需要打散一下，要怎么做呢？（encounter） ...2 3	小小强 2019-1-26	245975	wink1988 2019-3-28 09:59
[讨论] 12月EDI要出新版了 ...2	joemool 2011-11-17	155131	damonzhao 2012-5-10 09:24
[讨论] 怎么样才能提取准确的spef文件？ ...2	XIDIANCAD2 2012-1-30	126495	小豆丁 2014-5-30 09:51
[讨论] DFT Compiler进行扫描链插入时的一些问题 ...2	Syn2012 2012-4-3	1312246	MARKcz 2022-3-4 08:07
[讨论] DEF内的逻辑关系 ...2 3	chanshi634 2014-5-19	294833	hjacky2010 2015-8-6 14:41
[讨论] 讨论一个实战的面试问题 ...2	woody0921 2014-12-9	147425	xiaoyue12 2023-12-14 15:32
[讨论] 关于CTS时max_fanout的设置 ...2	yueluofenghen 2011-3-30	1211314	zxyglx 2020-6-22 15:14
[讨论] 版图后PT分析的时序没有问题，可是后仿真时却出现了问题！ ...2	XIDIANCAD2 2012-2-6	176186	我心飞翔618 2015-7-6 15:42
[讨论] 大家来讨论下，亿级晶体管数目的反向项目的可能性！！！ ...2	tb0403 2013-1-14	144164	方华佳瑞 2017-7-18 11:50
[讨论] ICC的placement后，关于timing 约束不合理 ...2	xingyun666666 2016-3-14	165471	renxx333 2016-4-2 00:01
[讨论] 关于STA中的OCV&SI!! ...2	harejavahill 2016-4-13	168017	dx232110 2019-2-25 19:27
[讨论] 关于CTS的CCD ...2	xingyun666666 2018-1-8	137167	gongchengshi3 2021-1-11 20:54
[讨论] 添加welltap cell的作用 ...2	wu_xiaolin_110 2011-2-23	1121418	生为鸿妍 2017-3-22 08:27
[讨论] EDI place ...2	zhq415758192 2011-10-27	155828	zhq415758192 2011-10-31 23:40
[讨论] 谁能说说65NM的后端流程及用到的工具 ...2	alice_www 2011-11-1	115623	alice_www 2011-12-23 16:00
[讨论] 后端设计有前途吗？ ...2	71875456 2016-1-13	133439	漠北 2016-1-19 09:17
[讨论] innovus 做PR ，可否用pt做sta？ ...2	大龄文艺男青年 2018-9-6	149469	koren12 2022-6-22 09:37
[讨论] encounter时钟树综合fanout的处理 ...2	chasing 2010-9-14	1710684	无乐不作 2016-1-18 16:38

1 2 345 6 7 8 9 10 ... 49 / 49 页下一页

后端讨论区今日: 20 |主题: 20948|排名: 31

快速发帖

站长推荐 /2

后端讨论区 今日: 20 |主题: 20948|排名: 31

快速发帖

站长推荐 /2

后端讨论区今日: 20 |主题: 20948|排名: 31