EDI9.1 ，加filler后没有加满，cell之间还有空间，这会是什么原因呢？（已解决）

zhq415758192 · 发表于 2011-11-23 10:18:45

回复 10# 陈涛

恩，版主言之有理。但是有时候自己找，恐怕比较费时间，然而会进步更大，理解的更深刻。

到etop请教下，会快很多的

kobe0704 · 发表于 2011-12-21 11:10:15

楼主请教下我用的华虹cz6h的库我是手动布局布线的（电路小）我的IO间加fill cell 按理完全把IO和fill cell无缝放一起就可以了但是中间还是有空的不知道这问题怎么解决呢每个单元外面都有一个轮廓线

zhq415758192 · 发表于 2011-12-21 12:25:08

回复 12# kobe0704

你是用Virtuoso吧，那应该可以的，只要边界的boundry重合就可以的，不会有空隙的，也没有DRC violation

kobe0704 · 发表于 2011-12-23 22:27:48

回复 13# zhq415758192

你指的boundry是标准单元最外面的框吗如果是那个的话放一起明显中间还有空的还是把框内那个实际东西的连一起？

[讨论] EDI9.1 ，加filler后没有加满，cell之间还有空间，这会是什么原因呢？（已解决）