设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (140) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30236|排名: 6 

新窗 进行中  悬赏  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[讨论] 用vivado做bifile debug scutlee 2024-5-10 0165 scutlee 2024-5-10 21:32
[讨论] vivado的mmcm问题 scutlee 2024-5-10 0119 scutlee 2024-5-10 18:01
[讨论] vivado是不是可以配置代码特定信号的值 scutlee 2024-5-10 3160 ilmkduse 2024-5-10 17:32
[求助] zynq 新人帖 elp00 2024-5-10 2188 elp00 2024-5-10 15:55
[讨论] vivado scutlee 2024-5-10 0161 scutlee 2024-5-10 14:50
[求助] tsmc的sram 新人帖 zhang_cc 2024-5-10 0241 zhang_cc 2024-5-10 14:18
[讨论] 会不会是数组太大导致vivado综合的问题？？ scutlee 2024-5-10 2188 helimpopo 2024-5-10 14:14
[讨论] vivado 的 synth.elab.expandBusRegLimit scutlee 2024-5-8 2144 scutlee 2024-5-10 11:05
[求助] FPGA进行usb枚举，ACK握手无效 LB_Adams 2024-5-8 2127 LB_Adams 2024-5-10 09:15
[求助] ring_buffer 和 FIFO 有什么区别 yuanpin318 2024-5-8 1281 xiaoxiaochen 2024-5-10 02:05
[原创] 孩子都能学会的FPGA：第十四课——FPGA的乒乓操作 attach_img chdaj58 2023-11-28 1832 Ahungry_man 2024-5-9 23:11
[求助] 高通待遇 yhcao 2024-4-17 3483 yhcao 2024-5-9 22:39
[求助] 求助！cadence的simvision中的波形如何设置成2进制的？ 大容子 2024-3-14 5330 Hillusionary 2024-5-9 17:11
[讨论] vivado 的 get_pins能找到，但是综合的时候就说没找到什么原因呢？？ scutlee 2024-5-9 0112 scutlee 2024-5-9 09:49
[资料] 下一代数据中心白皮书 attachment xuanzhiyilian 2024-5-8 1212 伪界 2024-5-9 08:27
投票 [调查] 平时在工程设计中 Xilinx的FPGA 常用，还是使用 Altera的FPGA 常用？  ...23456..25 hongbutiao 2012-11-27 249107742 kl_upc 2024-5-8 14:47
[原创] 好奇问下，核，会被逆向破解吗？  ...23 orientview 2022-11-7 225121 xiaoxiaochen 2024-5-8 14:07
[资料] FPGA研究报告-2020年10月 attachment xuanzhiyilian 2024-5-6 4273 liguchu 2024-5-8 13:54
[讨论] 用vivado 例化 clk_wiz,提示no pin match scutlee 2024-5-8 0137 scutlee 2024-5-8 11:34
[资料] 分享Cadence XCELIUMMAIN_18.03.001  ...23456..12 504472832 2018-4-16 11146719 sobean 2024-5-7 22:59
[求助] 有限域生成元问题请教 laotui 2024-5-7 0191 laotui 2024-5-7 19:56
[求助] DC fangwang85 2024-5-7 0214 fangwang85 2024-5-7 19:27
[讨论] flow 转设计 新人帖 hbzhang_0 2024-5-7 1244 flyskyseu 2024-5-7 17:25
[讨论] 访问DDR如果要跨越4K地址呢 scutlee 2024-3-27 4371 Hillusionary 2024-5-7 17:01
[讨论] vivado综合用的xdc scutlee 2024-4-29 2224 scutlee 2024-5-7 15:06
[讨论] vivado一直卡在technology mapping是怎么回事？？？ scutlee 2024-5-7 0137 scutlee 2024-5-7 09:40
[求助] verilog有符号位和无符号位运算位宽是如何扩展的？ attach_img dkylx 2019-4-29 84755 plplpo 2024-5-6 20:03
[原创] 小总结一下verilog的位宽与数据转换 yifenqian 2016-3-4 44897 plplpo 2024-5-6 19:57
[原创] perf-v开发板烧录及debug总结 attach_img 羽无芯 2021-1-9 23719 sun029 2024-5-6 18:29
[求助] Ehternet 1000base-x pcs/pma例化问题 attach_img 3008202060 2016-6-16 64288 sun029 2024-5-6 16:27
[求助] verilog位扩展规则 新人帖 plplpo 2024-4-30 2319 plplpo 2024-5-6 14:17
[资料] spyglass power文档 新人帖 attachment  ...23 absurd_d 2021-9-16 287784 enter923 2024-5-6 10:58
[求助] 请问xlinx中的mig7 ddr控制器能否看到内部fifo？ xiaokai66 2024-5-6 0148 xiaokai66 2024-5-6 10:03
[讨论] 这段代码是不是应该@negedge wr_rst_n ? wenfangsibao 2024-4-30 2252 HardFault 2024-5-6 00:03
[原创] NVDLA FSDB Share attachment atremp 2019-11-30 72878 mrpp 2024-5-5 18:02
下一页 »
1 ...234567891011... 864下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-9 02:36 , Processed in 0.015077 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块