数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30236|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 2 3 4 567 8 9 10 ... 864 / 864 页下一页

新窗进行中悬赏最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[资料] SoC设计指南：基于Arm Cortex-M（英文版）	feielai 2024-3-29	9684	wpz123 2024-5-16 13:38
[讨论] clock gate 的 enable 信号需要同步吗？？	scutlee 2024-5-15	2214	scutlee 2024-5-16 09:56
[讨论] vivadode vio和ila是什么关系？？	scutlee 2024-5-15	1175	shiyinjita 2024-5-16 09:45
[求助] avs_aes利用Design Compiler合成相关问题 - [悬赏 200 信元资产]	Pacific-Feng 2024-4-30	2282	Pacific-Feng 2024-5-15 15:46
[求助] 超前进位加法器求助	cyf232 2024-5-15	4230	cyf232 2024-5-15 15:40
[求助] 【如何提高Modelsim仿真速度】 ...2	sqd0524 2020-11-3	155508	binnq 2024-5-15 14:01
[讨论] 用vivado仿真只能看到最顶层的信号波形吗？	scutlee 2024-5-15	094	scutlee 2024-5-15 10:54
[讨论] 有没有哪位大神给点关于温度计码转二进制码的一些建议啊~~ ...2	hysterialee 2012-6-8	1214435	BJUTZZM 2024-5-15 10:01
[资料] IEEE Stardand for Verilog HDL / IEEE Std 1364-1995	Typhoon14 2022-9-19	11471	ic886 2024-5-14 23:31
[求助] 连续赋值冲突	plplpo 2024-5-14	2180	plplpo 2024-5-14 22:07
[讨论] 一个特别大的数组会对前端后端和验证带来什么影响？？	scutlee 2024-5-10	1218	harry_hust 2024-5-14 16:13
[求助] modelsim后仿出现毛刺,前仿没问题	Achage 2024-5-10	1205	harry_hust 2024-5-14 16:05
[讨论] 关于vivado的ILA 和chipscope	scutlee 2024-5-13	1120	拾冠 2024-5-14 13:19
[转贴] New MentorKG EFA 13.6.15 - 2019, 2012, 2010, 2009, 2008 - Install all the Mentor products you need ...2 3 4 5 6..7	ricvadim 2020-3-8	6015803	289466080 2024-5-14 10:41
[原创] 深圳数字设计数字验证	微电子猎头 2024-5-14	0182	微电子猎头 2024-5-14 10:28
[求助] 在fc中综合时提示很多错误,不知道问题所在	gt2000 2022-5-25	51681	南波湾001 2024-5-14 09:30
[求助] 求助 HBM2 High Bandwidth Memory JESD235B/JESD235C spec - [悬赏 100 信元资产] ...2	tonyho0119 2020-5-29	166067	Linux_Container 2024-5-14 07:42
[求助] FIFO深度超过了DesignWare中对应单元的深度限制	linghuqiubai 2014-8-13	42375	CHNTheSky 2024-5-13 16:41
[讨论] 怎么样用vivado配置代码中的信号	scutlee 2024-5-13	074	scutlee 2024-5-13 16:26
[原创] pcie里的VC是针对于device的，还是针对于function的啊？	误入百花深处 2024-4-30	3252	苍穹521earth 2024-5-13 15:16
[原创] 最全Synopsys DC综合流程教程附DC综合脚本 ...2 3 4 5 6..9	1581689220 2020-2-26	8722286	奇怪的猴子 2024-5-13 14:32
[讨论] verdi字体调节：message窗口	BellaYang 2024-5-13	0167	BellaYang 2024-5-13 14:30
[原创] SPI,I2C,I2S协议介绍 ...2	羽无芯 2021-1-14	146694	ggm_1029 2024-5-13 11:27
[求助] CDR中双D鉴频鉴相器问题请教	fluxay08 2020-12-21	72906	xuwenwei 2024-5-13 10:17
[资料] Verilog超详细教程 ...2 3 4 5 6..33	zxopenwgb 2016-9-18	32072569	cn_dabby 2024-5-13 10:10
[求助] 可以找到一些开源的RTL级电路吗	靳俞苗苗 2024-5-6	4352	Clonasser 2024-5-12 19:48
[求助] dc怎么读入.f文件	数字fw 2024-5-11	1215	EEDong 2024-5-12 18:35
[求助] 暑期实习offer选择求助	yhcao 2024-5-11	1266	安落 2024-5-12 12:04
[解决] Design Compiler is not enabled. (DCSH-1)	liubei3121 2024-5-1	2221	liubei3121 2024-5-12 10:19
[求助] 谁做过DSP啊？	orientview 2024-5-10	6296	orientview 2024-5-11 20:02
[讨论] vivado 调用ila ，怎么会缺失文件？？？	scutlee 2024-5-9	4232	scutlee 2024-5-11 09:47
[求助] SPI中切换从选择信号 (ss_*_n) 以在数据帧之间进行切换有什么特殊作用？	IcerVictor 2024-5-9	2164	拾冠 2024-5-11 09:42
[求助] IC设计各个流程分别产生什么后缀的文件？	清葱黏梢 2013-9-12	43883	maxy 2024-5-11 09:38
[讨论] vivado的warning	scutlee 2024-5-10	2156	774110102 2024-5-11 09:30
[讨论] 经过MMCM的时钟应该怎么约束？？	scutlee 2024-5-9	3231	xiaoxiaochen 2024-5-11 06:22

1 2 3 4 567 8 9 10 ... 864 / 864 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30236|排名: 6

快速发帖

站长推荐 /2