SPI,I2C,I2S协议介绍

羽无芯

1. SPI总线1.1 基础概念：

• 技术性能
  SPI接口是Motorola 首先提出的全双工三线同步串行外围接口，采用主从模式（Master Slave）架构；支持多slave模式应用，一般仅支持单Master。时钟由Master控制，在时钟移位脉冲下，数据按位传输，高位在前，低位在后（MSB first）；SPI接口有2根单向数据线，为全双工通信，目前应用中的数据速率可达几Mbps的水平
• SPI结构示意图
  
  

                               
登录/注册后可看大图

SPI接口共有4根信号线，分别是：串行输出数据线、串行输入数据线、时钟线、设备选择线。

（1）MOSI：主器件数据输出，从器件数据输入
（2）MISO：主器件数据输入，从器件数据输出
（3）SCLK ：时钟信号，由主器件产生
（4）/SS：从器件使能信号，由主器件控制

主从器件的连接及数据传输方式

多个SPI设备可以通过全双工的模式同单一的Master以主－从结构进行通信。主设备发起读、写，多个从设备通过独立的片选信号（SS）被寻址。

• 时钟极性和时钟相位
  在SPI操作中，最重要的两项设置就是时钟极性（CPOL或UCCKPL）和时钟相位（CPHA或UCCKPH）。时钟极性设置时钟空闲时的电平，时钟相位设
  置读取数据和发送数据的时钟沿。
  主机和从机的发送数据是同时完成的，两者的接收数据也是同时完成的。所以为了保证主从机正确通信，应使得它们的SPI具有相同的时钟极性和
  时钟相位。
  
  

SPI接口时钟配置心得：在主设备这边配置SPI接口时钟的时候一定要弄清楚从设备的时钟要求，因为主设备这边的时钟极性和相位都是以从设备为
基准的。因此在时钟极性的配置上一定要搞清楚从设备是在时钟的上升沿还是下降沿接收数据，是在时钟的下降沿还是上升沿输出数据

• 优缺点
  

SPI接口具有如下优点：

1) 支持全双工操作；

2) 操作简单；

3) 数据传输速率较高。

同时，它也具有如下缺点：

1) 需要占用主机较多的口线（每个从机都需要一根片选线）；

2) 只支持单个主机。

3) 没有指定的流控制，没有应答机制确认是否接收到数据。

1.2传输时序：

SPI接口在内部硬件实际上是两个简单的移位寄存器,传输的数据为8位，在主器件产生的从器件使能信号和移位脉冲下，按位传输，高位在前，低位在后。如下图所示，在SCLK的下降沿上数据改变，上升沿一位数据被存入移位寄存器。

在一个SPI时钟周期内，会完成如下操作：

• 主机通过MOSI线发送1位数据，从机通过该线读取这1位数据；
• 从机通过MISO线发送1位数据，主机通过该线读取这1位数据。
  
  

这是通过移位寄存器来实现的。如下图所示，主机和从机各有一个移位寄存器，且二者连接成环。随着时钟脉冲，数据按照从高位到低位的方式依次移出主机寄存器和从机寄存器，并且依次移入从机寄存器和主机寄存器。当寄存器中的内容全部移出时，相当于完成了两个寄存器内容的交换。

2. I2C协议
2.1 I2C数据发送全过程：

IIC 通信过程大概如下。首先，主设备发一个START信号，这个信号就像对所有其它设备喊：请大家注意！然后其它设备开始监听总线以准备接收数据。接着，主设备发送一个7位设备地址加一位的读写操作的数据帧。当所设备接收数据后，比对地址自己是否目标设备。如果比对不符，设备进入等待状态，等待STOP信号的来临；如果比对相符，设备会发送一个应答信号——ACKNOWLEDGE作回应。

当主设备收到应答后便开始传送或接收数据。数据帧大小为8位，尾随一位的应答信号。主设备发送数据，从设备应答；相反主设备接数据，主设备应答。当数据传送完毕，主设备发送一个STOP信号，向其它设备宣告释放总线，其它设备回到初始状态。

1、 在I2C总线上传送的每一位数据都有一个时钟脉冲相对应（或同步控制），即在SCL串行时钟的配合下，在SDA上逐位地串行传送每一位数据。进行数据传送时，在SCL呈现高电平期间，SDA上的电平必须保持稳定，低电平为数据0，高电平为数据1。只有在SCL为低电平期间，才允许SDA上的电平改变状态

为什么IIC总线进行数据发送时，时钟信号为高电平期间，数据线上的数据必须保持数据稳定？？？这是因为会在高电平期间采集总线上的数据，如果此时总线上的数据不稳定，会导致采集的数据和发送的数据不一致，从而关闭发送(类似仲裁失败)。协议规定只有在时钟信号为低电平期间，数据线上的高电平或低电平才允许变化，这是因为BSD7中的数据是在时钟下降沿发出的，且不会在时钟脉冲低电平期间采集总线上的数据。

2、无论读与写，都是在时钟线为低时把数据送到数据总线上，在高时采样数据，把数据锁存到内部，所以读之前先把时钟线拉低，做好准备(数据线为高表示释放数据线)，为接下来读数据做好准备。也就是时钟信号为低时，数据线上的高低电平才允许变化，时钟信号为高时，数据总线上的数据必须保持稳定。

3、起始信号产生后，总线为被占用状态(SDA拉低)；终止信号产生后，总线为空闲状态(SCL被释放了)。

4、接收器件收到一个完整的数据字节后有可能需要完成一些其它工作，如处理中断，可能无法立刻接收下一字节，这时从机将SCL拉成低电平，从而使主机处于等待状态。直到从机准备好接收下一字节，再释放SCL线使之为高，从而数据传送可继续进行。数据线上的数据是在时钟信号为高时被采样。

5、当主机接收数据时，它收到最后一个数据字节后，必须向从机发出一结束信号。这个信号是由对从机的非应答来实现的。然后，从机释放SDA线，以允许主机产生终止信号。

2.2工作流程

2.2.1、I2C位传输

数据传输： SCL为高电平时，若SDA线保持稳定，那么SDA线上在进行数据的传输或是空闲态；若SDA线发生跳变，则表示一个会话的开始或者结束。
数据改变： SDA仅能在SCL为低电平时改变传输的bit，否则表示会话状态的改变。

2.2.2、I2C开始和结束信号

开始信号： SCL为高电平时，SDA由高电平向低电平跳变，开始数据的传送。
结束信号： SCL为高电平时，SDA由低电平向高电平跳变，结束数据的传送。

2.2.3、I2C应答信号

Master每发送完8bit数据后交出SDA的控制权，等待Slave的ACK。也就是在第9个Clock，若从设备发ACK，那么SDA会被拉低。如果Master未收到从设备的ACK，那么SDA会被拉高，这会导致Master发生RESTART或者STOP流程。

2.2.4、I2C写流程

1、Master在SCL为高电平期间，拉低SDA，发起START。
2、Master发送设备地址（7bit）和写操作0（1bit），等待ACK。
3、对应的Slave回应ACK。
4、Master发送寄存器地址（8bit），等待ACK。
5、对应的Slave回应ACK。
6、Master发送数据（8bit），也就是要写入Slave寄存器中的数据，等待ACK。
7、对应的Slave回应ACK。
8、其中的6,7步可重复执行多次，即按顺序对多个寄存器进行写操作。
9、Master发起STOP。

2.2.5、I2C读流程

1、Master在SCL为高电平期间，拉低SDA，发起START。
2、Master发送设备地址（7bit）和写操作0（1bit），等待ACK。
3、Slave发送ACK。
4、Master发送寄存器地址（8bit），等待ACK。
5、Slave发ACK。
6、Master发起START。
7、Master发送I2C设备地址（7bit）和读操作1（1bit），等待ACK。
8、Slave发送ACK。
9、Slave发送data（以字节为单位），即对应寄存器中的值。
10、Master发送ACK。
11、第9步和第10步可重复进行多次，即按顺序读多个寄存器。

3. I2S
3.1 I2S有3个主要信号

• 1).串行时钟SCLK，也叫位时钟（BCLK），即对应数字音频的每一位数据，SCLK都有1个脉冲。SCLK的频率=2×采样频率×采样位数。
  2).帧时钟LRCK，(也称WS)，用于切换左右声道的数据。LRCK为“1”表示正在传输的是右声道的数据，为“0”则表示正在传输的是左声道的数据。LRCK的频率等于采样频率。

  命令选择线表明了正在被传输的声道。
  WS=1，表示正在传输的是右声道的数据。
  WS=0，表示正在传输的是左声道的数据。
  WS可以在串行时钟的上升沿或者下降沿发生改变，并且WS信号不需要一定是对称的。

  3).串行数据SDATA，就是用二进制补码表示的音频数据。

  I2S格式的信号无论有多少位有效数据，数据的最高位总是出现在LRCK变化（也就是一帧开始）后的第2个SCLK脉冲处。这就使得接收端与发送端的有效位数可以不同。因此最高位拥有固定的位置，而最低位的位置则是依赖于数据的有效位数。
  如果接收端能处理的有效位数少于发送端，可以放弃数据帧中多余的低位数据；如果接收端能处理的有效位数多于发送端，可以自行补足剩余的位。这种同步机制使得数字音频设备的互连更加方便，而且不会造成数据错位。
  随着技术的发展，在统一的 I2S接口下，出现了多种不同的数据格式。根据SDATA数据相对于LRCK和SCLK的位置不同，分为左对齐（较少使用）、I2S格式（即飞利浦规定的格式）和右对齐（也叫日本格式、普通格式）。
  为了保证数字音频信号的正确传输，发送端和接收端应该采用相同的数据格式和长度。当然，对I2S格式来说数据长度可以不同。

  有时为了使系统间能够更好地同步，还需要另外传输一个信号MCLK，称为主时钟，也叫系统时钟（Sys Clock），是采样频率的256倍或384倍。
  
  

IIS是比较简单的数字接口协议，没有地址或设备选择机制,在IIS总线上，只能同时存在一个主设备和发送设备。
主设备可以是发送设备，也可以是接收设备，或是协调发送设备和接受设备的其它控制设备。
在IIS系统中，提供时钟的设备为主设备。

3.2 I2S协议时序

I2S格式的信号无论有多少位数据，，数据的最高位总是出现在LRCK变化（也就是一帧开始）后的第2个BCLK脉冲处。这就使得接收端与发送端的有效位数可以不同。如果接收端能处理的有效位数少于发送端，可以放弃数据帧中多余的低位数据；如果接收端能处理的有效位数多于发送端，可以自行补足剩余的位。这种同步机制使得数字音频设备的互连更加方便，而且不会造成数据错。

从时序图可以看出，I2S左右声道分别为高低电平，PCM只有一个起始信号，左声道数据紧跟右声道.

3.3 PCM协议

PCM（PCM-clock、PCM-sync、PCM-in、PCM-out）脉冲编码调制，模拟语音信号经过采样量化以及一定数据排列就是PCM了。理论上可以传输单声道，双声道立体声和多声道。是数字音频的raw data.

从时序图可以看出，I2S左右声道分别为高低电平，PCM只有一个起始信号，左声道数据紧跟右声道。

sgt

:):)

nwpupind

mark。。。。。。

huatiantian

good thanks

fxkic

收藏在哪里

jfeta

好东西

LizaoTop

mark。。。。。。

shuoshuo7

markkkk

m8510a

太厉害了！！！

1782460264

谢谢分享