设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区
收藏本版 (470) |订阅

Layout讨论区 今日: 1 |主题: 12540|排名: 5 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
悬赏 [求助] mask厂制造的PSM版漏光问题 - [悬赏 100 信元资产] YanChu123456 2025-1-9 0229 YanChu123456 2025-1-9 10:28
[求助] DAC后仿结果与实际测试得到的输出电压值不同 新人帖 jikunfu 2025-1-8 2300 jikunfu 2025-1-9 09:34
[求助] 关于IC618中Pad Opening Info功能的使用 wjcuifunny 2023-7-6 31897 筱小楠 2025-1-9 09:28
[求助] skill中foreach函数的用法 灰色 2023-9-25 41473 753185391 2025-1-9 02:08
[资料] CMOS模拟资料分享 attachment  ...2 vansion 2024-1-25 132445 313949724 2025-1-8 21:19
[资料] 实用版图资料 attach_img  ...23456..12 leoaww 2012-1-25 11141073 313949724 2025-1-8 21:11
[求助] Skill求助，求一个lsw中把选中层次的shape全选的skill脚本 非洲小橘猫 2023-10-16 51203 沙雕在校生 2025-1-8 18:25
[求助] Pcell的Cont均匀分布 attach_img  ...23 xinwaixin 2012-10-18 2112901 我是噪声 2025-1-8 17:57
[求助] smic中PSUB曾（Psub area nn） 蛋zizi 2024-6-12 4737 lcjwowo 2025-1-8 17:47
[求助] 有没有大佬会用Module Generation(Modgen)？！ ida 2025-1-7 3330 ida 2025-1-8 16:18
悬赏 [求助] 求各位大哥帮忙一下，版图与原理图如何对应 - [悬赏 60 信元资产] attach_img  ...234 人乃何物 2023-4-15 3311659 脑子疼 2025-1-8 16:06
[讨论] 把整个版图一起拖动飞线会消失 - [阅读权限 255]attach_img 脑子疼 2024-12-7 6810 脑子疼 2025-1-8 15:36
[求助] 快捷键设置 Xers包子 2024-12-12 9577 脑子疼 2025-1-8 15:18
[求助] virtuoso 怎么导出gds的laysum表格 xgreatful 2024-12-23 3294 xgreatful 2025-1-8 15:02
[求助] schematic用NC-verilog 生成netlist，单管会带pin描述，而门级的cell则只是net描述，是因为什么 新人帖 attach_img 陪伴陪伴 2021-11-3 62100 im2058 2025-1-8 15:00
[求助] cadence在run pex提取寄生参数时，出现undefined layer name parameter 知足0824 2017-8-16 97395 KAKOII 2025-1-8 11:41
[求助] 下载tsmc28nm对电脑性能有要求吗？ qq2528119899 2025-1-7 1263 In-lucky 2025-1-8 09:08
[求助] 版图后仿结果提取R+C和只提取C以及只提取R是一样的 新人帖 wulabear 2024-10-14 5678 hxj382125921 2025-1-8 08:30
[求助] 有在欧洲做layout工程师的吗？  ...2 orientview 2024-12-8 121546 190993300 2025-1-8 07:59
[求助] 怎么用skill去除schematic中的多余线头？ attach_img  ...2 yanpflove 2019-1-25 137816 SoloMemory 2025-1-7 23:16
[求助] PDK初始化失败 新人帖  ...2 MR.Zhuo 2024-12-31 14591 lwweb 2025-1-7 22:56
[求助] 请教：如何在启动virtuoso时一块加载自己的display.drf文件 新人帖 attach_img  ...2 IC_hurt 2022-11-9 197223 qin1900 2025-1-7 18:33
[求助] 画版图时用nwell框住pmos时 有一部分会有黄色叉号 是怎么回事 新人帖 zjkjlu 2025-1-7 6400 zjkjlu 2025-1-7 18:30
[求助] smic11工艺中如何做好隔离？ shippo 2024-12-30 4410 bubushenghua 2025-1-7 18:21
[求助] design rule文件中 Device Layout Truth Table和Mask Truth Table解读 mimmimhu 2025-1-7 5359 mimmimhu 2025-1-7 17:12
[讨论] virtuoso有中文语言包吗？ 脑子疼 2024-11-28 3515 脑子疼 2025-1-7 17:03
[原创] JDV（JOB deck view）需要检查的几个点  ...234 ccn87569214 2023-1-30 3114368 xm6webn 2025-1-7 16:36
[资料] 人类高质量芯片工程师的那些“黑话” attachment  ...234 591954064 2023-3-17 338980 qin1900 2025-1-7 15:26
[求助] 提参某名少了两个管脚，后仿报错，求助各位大佬怎么解决 pormisingzz 2025-1-7 3204 pormisingzz 2025-1-7 14:46
[求助] 有没可以在top画完之后，自动一键在空余的地方加满Ptap的skill？ yyds760152 2024-12-26 8718 yyds760152 2025-1-7 14:31
[讨论] update 使用风险使用需谨慎啊 attach_img 脑子疼 2025-1-6 8630 이지은 2025-1-7 11:47
[求助] SMIC12SF process Fin layer 怎么一键铺满整个layout? 做个有芯人 2024-12-30 5434 本征半导体 2025-1-7 10:18
[求助] 关于fuse的几点疑惑  ...2 陈卫霖 2024-11-12 101146 陈卫霖 2025-1-7 08:38
[求助] 先进工艺的PERC流程检查ESD问题，报错的问题必须全部清掉吗？MPW学术使用，不量产 attach_img  ...23 Sarahlln 2022-10-17 238677 Hrank 2025-1-6 19:43
[求助] layout中Highlight某层金属时Dummyblock也会点亮 新人帖 zhaort 2025-1-6 3248 XPangZI 2025-1-6 18:17
下一页 »
1 ...45678910111213... 359下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-9 07:16 , Processed in 0.018183 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块