GlobalFoundries ERC 求助

做个有芯人

GF22nm PFD-SOI process
遇到三条ERC 求助
1. ERC7 : PSUB must not be biased by more than one net   PSUB 不得由多个网络进行偏置。
2. ERC_IS18: The gate of a thin oxide MOSFET (nfet, pfet, hvtnfet, hvtpfet, slvtnfet, slvtpfet, lvtnfet, lvtpfet,  elvtxpfet, uhvtnfet, uhvtpfet, llhvtnfet, llhvtpfet, nfet_rf, pfet_rf, hvtnfet_rf, hvtpfet_rf, slvtnfet_rf, slvtpfet_rf, lvtnfet_rf, lvtpfet_rf) must not have a path to PWR18/NPWR18 ; violations touching ERC4 is waived.  薄氧化层 MOSFET（nfet、pfet、hvtnfet、hvtpfet、slvtnfet、slvtpfet、lvtnfet、lvtpfet、elvtxpfet、uhvtnfet、uhvtpfet、llhvtnfet、llhvtpfet、nfet_rf、pfet_rf、hvtnfet_rf、hvtpfet_rf、slvtnfet_rf、slvtpfet_rf、lvtnfet_rf、lvtpfet_rf）的栅极不得有通往 PWR18/NPWR18 的路径；涉及 ERC4 的违规将被豁免。
3.ERC_OPT1: Check for high ohmic PWR and GND paths  检查电源和接地路径是否存在高阻值。


求助求助  ，求大神解惑， 希望和做过 GF22nm PFD-SOI process 的同事们一起探讨学习

dabig

有多个电源地没有区分或电源和地短接了

做个有芯人

   

dabig 发表于 2025-11-14 14:38
有多个电源地没有区分或电源和地短接了

hello 您好，highlight 区域为除了PUSB2 和NW区域外的区域，PUSB2 分块画的区分了两个ground

dabig

顶层是同电位地的话PUSB2是可以框NW的，一般我都是整体框个大的PUSB2，再抠出另外的地框第二PUSB2，以免框漏了PW，漏了也会报

做个有芯人

   

dabig 发表于 2025-11-14 15:33
顶层是同电位地的话PUSB2是可以框NW的，一般我都是整体框个大的PUSB2，再抠出另外的地框第二PUSB2，以免框 ...

漏了应该LVS过不了才是吧，对应ground 都框上了也会报第一条

xuexiangdong

1.psub接了不止一个电位，应该是你有一个psub电位，然后PSUB图层外的p衬底没接电位或者接到其他电位了(PSUB慎用)；
2.有gate接到电源上了，可能是dummy报的假错，如果不是，需要改电路；
3.没遇到过，如果问题1解决了依然有这个问题，可能是电路的原因，可以跑perc看一下