设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区
收藏本版 (489) |订阅

Layout讨论区 今日: 0|主题: 13041|排名: 4 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
悬赏 [求助] smic18ee工艺库mime2r_ckt电容和mime2r电容lvs问题 - [已解决] attach_img  ...23 陈福刚 2024-11-8 212606 leozj 2025-5-18 18:18
悬赏 [求助] Cadence LVS无法识别原理图ckt器件出错 - [悬赏 80 信元资产] attach_img  ...23 FlowCab 2025-2-9 212620 sh20020409 2025-5-18 14:20
[求助] PEX报错 新人帖 attach_img 故里 2025-5-15 4494 acrofoxAgain 2025-5-18 10:36
[讨论] 铭磊电子cadence ic 618 虚拟机好用吗？ attach_img 脑子疼 2025-1-15 51283 Ecka 2025-5-18 10:18
[求助] smic18ee pnp版图设计 新人帖 attach_img Shelbyboy 2025-5-17 1367 qw357 2025-5-18 00:37
[求助] BCD工艺负压问题 dddogda 2025-5-15 4601 peterlin2010 2025-5-17 18:32
[求助] 验证LVS后电阻值版图与电路不一样 新人帖 attach_img  ...2 hefeibo 2019-11-5 168267 /Pluto. 2025-5-17 18:20
[求助] 单向电源轨（比如0到5V）运放电路如何在地电位实现闭环高增益 TZD 2025-5-17 0246 TZD 2025-5-17 18:01
[求助] Calibre PEX报错 新装的65nm工艺库 新人帖 attach_img R4Y 2025-4-1 2352 R4Y 2025-5-17 15:27
[讨论] 差分对管放在整个版图中间好还是放边上好 CJH_1 2025-5-16 1391 wangjius 2025-5-17 09:15
[求助] Layout提取参数进行后仿真绘图没有图像结果 attach_img Killermute 2025-5-16 2303 Killermute 2025-5-16 21:12
[求助] 怎么换回原理图 shaziaaaa 2025-5-16 1280 我本是高山 2025-5-16 17:55
[求助] 用Abstract抽lef attach_img LoopLu 2025-5-16 0263 LoopLu 2025-5-16 17:33
[求助] 用calibre PEX遇到电阻阻值不相同的问题 attach_img hancar 2018-5-25 54284 LThree 2025-5-16 17:16
[求助] 求教双电源设计的电路怎么画版图呀 hebinyu 2025-1-30 51230 13654605003 2025-5-16 17:06
[求助] 为什么我的部分PGuardring接电源不是接地 attach_img  ...23 76043113 2025-5-16 281029 13654605003 2025-5-16 17:04
[求助] 画版图时候衬底接触要不要显示出来 bierdewendeer 2025-5-15 6485 HDZ980104 2025-5-16 17:02
悬赏 [求助] 【求助】SMIC18的工艺，安装PDL时候选择了40K的顶层金属MTT2,但是没有MTT2到M5的孔 - [悬赏 400 信元资产]  ...2 dsake1 2025-5-16 14682 石头遇见雪 2025-5-16 16:58
[讨论] CALIBRE PEX Compilation Error 新人帖 attach_img gmi2000 2024-8-1 41138 LThree 2025-5-16 16:54
[求助] 顶层drc的LUP.1/.2/.3/.5的错误  ...2 ic初学菜鸡 2023-6-7 178178 进击的小蟹 2025-5-16 16:54
[求助] BCD工艺里PNP晶体管怎么隔离啊？ 音蛊 2025-4-19 7701 wjxup777 2025-5-16 16:37
[求助] 【求助】需要一个smic18mmrf的PDK  ...2 hancar 2018-5-14 147525 LThree 2025-5-16 15:52
[求助] 求助，LVS的时候Source netlist references but does not define 1 subckt: mom_2t_ckt 新人帖 attach_img  ...23456 yumao2233 2019-5-31 5634425 anpi_m 2025-5-16 15:00
[求助] ChipLogic Master无法导入EDIF200数据 新人帖 falling_star21 2025-4-15 1221 拉扎维开门弟子 2025-5-16 14:09
[求助] Check CBM.EN.2如何解决 德润天合 2025-5-16 1256 德润天合 2025-5-16 12:13
[求助] Check LUP.6如何解决 新人帖 德润天合 2025-5-16 9413 德润天合 2025-5-16 11:12
[求助] 做版图时发现原理图出现未知参数l_sweep，但是原来没有 attach_img 76043113 2025-5-16 4381 76043113 2025-5-16 10:50
[求助] mos管做esd时，为什么漏端到poly的距离大于源端？  ...23456 lxboo 2011-8-23 5954166 pennyxm 2025-5-16 10:07
[求助] LVS 报错Could not read layout file GDSFILENAME 新人帖 attachment jld326 2023-9-7 91804 JohnSmith23 2025-5-16 09:33
[求助] 求助各位大神 Howard.huang 2025-5-15 1227 acrofoxAgain 2025-5-15 21:00
[求助] Layout中ESD，SAB层次覆盖住I/O的驱动级MOS是否降低其驱动强度？ attachment  ...2 宴雨淋淅 2017-8-7 1513969 bohaiyujialing 2025-5-15 20:50
悬赏 [求助] MIM电容的LVS问题 - [已解决] attach_img zrh265 2022-5-3 105337 horser 2025-5-15 17:46
[求助] T22 JDV osytyjih 2025-5-13 2457 qijiaji 2025-5-15 17:26
[求助] 求助贴，问题见下 attach_img pormisingzz 2025-5-11 9651 pormisingzz 2025-5-15 16:35
[原创] 新人对模拟版图设计的心得总结  ...23456..10 贞生 2021-10-26 9844362 nnnnnine_33 2025-5-15 14:14
下一页 »
1 ...234567891011... 373下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-6 04:25 , Processed in 0.024808 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块