在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3487|回复: 9

[解决] calibre进行pex提取寄生参数,生成的引脚pin丢失不全

[复制链接]
发表于 2022-2-9 15:05:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 晬婴 于 2022-2-9 15:08 编辑

小弟最近在学后仿流程,在进行pex后报出以下warning:
WARNING: Not creating terminal VOUT in (inverter calibre) since matching terminal was not found on symbol.
WARNING: Not creating terminal VIN in (inverter calibre) since matching terminal was not found on symbol.

WARNING: Schematic instance D0_noxref not found.
NOTE: Copying properties from schematic instance of (smic55llrf:nod33ll:symbol) to instance of (smic55llrf:nod33ll:ivpcell).
NOTE: Copying properties from schematic instance of (smic55llrf:pod33ll:symbol) to instance of (smic55llrf:pod33ll:ivpcell).
INFO (SCH-1170): Extracting "inverter calibre"
Warning: Terminal "Vin" in view symbol not found in "inverter calibre".
Warning: Terminal "Vout" in view symbol not found in "inverter calibre".
Warning: Terminal "Vin" in view schematic not found in "inverter calibre".
Warning: Terminal "Vout" in view schematic not found in "inverter calibre".
Calibre View generation completed with 7 WARNINGs and 0 ERRORs.
Please consult the CIW transcript for messages.


最后提取出的寄生参数电路网表引脚不全,就像warning中说的缺少VIN和VOUT,这样后仿也没法进行。在网上搜了之后,应该是pex提取网表时候不区分字母大小写,一律提取出的电路端口命名都是大写,但是我的电路schemetic输入输入端口分别是Vin和Vout,有小写字母,于是就出了问题,提取出的端口就丢失了Vin和Vout。

可以把schemetic和layout还有symbol的端口都命名成纯大写字母,就可以解决这个问题。
还可以找到lvs文件,我的lvs文件里面有一个大小写敏感控制选项:
image.png
把FALSE改成TRUE就可以让pex提取时区分大小写,这样schemetic有小写字母也可以生成相应端口。
我又仔细看了我的lvs文件,大小写敏感控制选项最后控制的其实是
LAYOUT CASE YES
SOURCE CASE YES
LVS COMPARE CASE YES
这三句命令
image.png
因此如果lvs文件里没有大小写敏感控制选项,把这三句命令加到lvs文件里,同样可以达到让pex提取时区分大小写的效果,也可以解决问题。

如有错误恳请大家斧正
发表于 2022-2-9 15:15:48 | 显示全部楼层
good!
发表于 2022-2-9 20:16:52 | 显示全部楼层
对的
发表于 2022-2-11 15:48:18 | 显示全部楼层
大小写区分就可以的
发表于 2022-4-1 13:13:56 | 显示全部楼层
这个lvs文件在哪里呀请问
 楼主| 发表于 2022-4-1 16:29:25 | 显示全部楼层


清醒 发表于 2022-4-1 13:13
这个lvs文件在哪里呀请问


在工艺库文件夹里,我的工艺库文件夹里有一个LVS_ORI文件夹,这个文件夹里有一个lvs后缀的文件,就是lvs文件。不同的工艺库lvs文件存放位置可能不同,您可以看工艺库文件夹里和lvs名字有关的文件夹里有没有,或者linux有文件搜索功能(额,具体怎么用小弟不太会,网上应该能查到),搜一下名字里带lvs的文件~
发表于 2022-11-10 16:38:37 | 显示全部楼层
在lvs文件中添加了:
#DEFINE  CASE_SENSITIVITY TRUE
#IFDEF CASE_SENSITIVITY TRUE
LAYOUT CASE YES
SOURCE CASE YES
LVS COMPARE CASE YES
#ENDIF
仍然会报这样的错是为什么呢?添加的方式有什么需要注意的吗?
 楼主| 发表于 2022-11-18 22:06:49 | 显示全部楼层


我的解放日志 发表于 2022-11-10 16:38
在lvs文件中添加了:
#DEFINE  CASE_SENSITIVITY TRUE
#IFDEF CASE_SENSITIVITY TRUE


嗯……会不会是不同厂家的工艺库语法不一样,我的工艺库里确实是这几句话控制大小写敏感
发表于 2022-11-18 22:13:11 | 显示全部楼层


晬婴 发表于 2022-11-18 22:06
嗯……会不会是不同厂家的工艺库语法不一样,我的工艺库里确实是这几句话控制大小写敏感
...


哦哦可能是的,我下次直接把所有端口都用大写字母表示
发表于 2023-2-9 11:28:24 | 显示全部楼层
有什么办法抽后仿不抽mons电容上叠metal行成的mom电容呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-29 02:03 , Processed in 0.032393 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表